一种基于Verilog的验证平台搭建及应用

文章讨论了基于Verilog HDL的验证平台的组成和结构,提出了一种结构较为合理的验证平台。在此基础上,讨论了自动生成该验证平台Verilog HDL代码的可行性,并介绍了自动生成该验证平台Verilog HDL代码的软件工具的设计,以及如何在验证工作实施过程中应用该软件工具以达到提高验证效率的目的。最后,为自动生成该验证平台的软件工具的进一步扩展提出了方向。     

基于SystemVerilog的同步FIFO的验证平台搭建

针对于传统验证平台利用Verilog搭建的验证平台效率低,准确度低的局限性,提出了一种基于SystemVerilog系统级语言的验证平台建模方法,可以有效地降低复杂度和设计风险。由于FIFO在大多数工程中利用率极高,也极易出现问题,通过对FIFO模块进行验证平台建模,可以有效地降低设计与验证的时序竞争风险,实现验证平台的复用和验证过程中的自动监测,并且在搭建验证平台的过程中阐述了基本的验证流程,以及结合System Verilog语言介绍了一些基本建模规则和技巧。     

一种基于PLI和Simics的微处理器协同验证平台

面向微处理器验证,构建了一种基于Verilog PLI和Simics模拟器的微处理器验证平台.该平台通过Verilog PLI,利用设计的控制模块将待测微处理器设计模型与Simics模拟器相连,协同自动化比较运行结果.该平台应用在龙腾R处理器的验证中.结果显示该平台有效增加了验证人员对验证过程的可观测性和可控性,具有灵活性高,仿真速度快等特点.     

一种NOR FLASH控制器验证平台的研究

在民用飞机型号取证中,机载电子硬件设备的开发必须遵照RTCA/DO-254设计保证规范。在RTCA/DO-254设计保证规范中,复杂电子硬件的确认与验证是硬件研发过程中的核心环节。相对于NAND FLASH,NOR FLASH因其具有单独的地址总线和数据总线,可靠性高,读取速度快等特点,而被广泛地用来作为引导存储器和存储程序。使用System Verilog-Assertion和Verilog HDL设计并搭建了一种NOR FLASH控制器验证平台,验证平台及其运行结果验证了控制器的设计规范和输出结果是一致的。     

基于UVM验证方法学的存储转发系统验证

针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(UVM)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。     

基于SystemVerilog的验证平台建模技术

验证平台建模的困难在于如何减少设计与验证之间的时序竞争风险,实现验证平台的复用和验证过程中的自动监测.SystemVerilog突破了验证平台建模的传统局限,能够极大地提高芯片测试的效率,并降低设计风险.介绍了System Verilog在进行同步FIFO验证平台建模时所采用的面向对象思想、多线程、接口、邮箱、时钟块等新技术以及建立验证平台的一般原则和技巧,实现了分层设计和验证过程中的自动监测.     

基于System Verilog DPI的ARM SoC虚拟调试验证平台的设计

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试系统的错误点.缩短验证周期和提高验证效率.     

基于UVM验证方法学的AES模块级验证

分析了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学,并使用该方法学对AES(Advanced Encryption Standard)模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.     

SVA在层次化验证平台中的应用

在越来越复杂的SoC芯片验证开发中,ABV（基于断言的验证）已经成为一种先进且有效的验证方法。SVA（System Verilog断言）是一种基于描述性的验证语言,它作为System Verilog语言的一个子集已成为IEEEl800标准。本文以AMBAAPB总线上的IIC总线控制器为例,简要介绍了利用VMM验证方法学来快速搭建以覆盖率为指导、约束随机化、可重用的分层验证平台。在此基础上详细阐述了在DUT的外部接口上绑定SVA断言检查器,从而在黑盒的条件下完成高效的功能验证。     

基于Verilog HDL描述的10M/100Mbps以太网卡设计模块的测试方案

利用Verilog语言的特点。搭建测试平台，能够灵活地验证设计模块。本文提出了一种有效进行功能验证的方法，从而保证芯片在功能上的有效性和正确性。     

基于事务的功能验证方法

功能验证是百万门级IC设计中的一个重要瓶颈。基于事务的验证方法把验证工作提高到一个更高的抽象层次,减少了验证中对信号级时序细节的考虑,更注重于事务级行为的验证,并可提高验证代码编写的重用性,有利于提高验证的工作效率。介绍这种功能验证方法及其测试平台的建立。     

基于断言的AHB-Wishbone总线桥的功能验证

本文比较了AMBA的AHB协议和Wishbone协议,提出使用SystemVerilog语言实现AHB-Wishbone总线桥的方法。文中阐述了如何将SystemVerilog断言嵌入到设计中,监视总线信号的时序关系。结合Mentor公司的高级验证方法学（AVM）搭建验证平台,并对设计进行功能验证,采用了事务级的验证策略以及随机约束和功能覆盖率等验证技术新特性。总线桥验证平台能够极大的提高验证效率,其组件具有可重用性。最后在ModelSim工具下进行了仿真,仿真报告和结果说明了总线桥的设计符合要求。     

低功耗多电压测试平台的架构

随着低功耗集成电路的发展,非常有必要对多电压测试平台的架构进行研究。这里对多电压测试平台架构的组成及部件进行逐一讨论,涉及编码规则、功耗目标和组件库建模等诸多方面,着重描述多电压设计测试平台的体系架构,特别是从单一电压环境移植到多电压环境的方法学。并对在建立多电压测试环境过程中出现的许多问题进行了讨论,诸如代码的编写、各种组件的建模和文件的格式等。     

HDTV SoC集成芯片的总线设计与验证

文章提出了一种适合于HDTV SoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTV SoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时.     

Automated energy calculation and estimation for delay-insensitive digital circuits

With increasingly smaller feature sizes and higher on-chip densities, the power dissipation of VLSI systems has become a primary concern for designers. This paper first describes a procedure to simulate a transistor-level design using a VHDL testbench, and then presents a fast and efficient energy estimation approach for delay-insensitive (DI) systems, based on gate-level switching. Specifically, the VHDL testbench reads the transistor-level design's outputs and supplies the inputs accordingly, also allowing for automatic checking of functional correctness. This type of transistor-level simulation is absolutely necessary for asynchronous circuits because the inputs change relative to handshaking signals, which are not periodic, instead of changing relative to a periodic clock pulse, as do synchronous systems. The method further supports automated calculation of power and energy metrics. The energy estimation approach produces results three orders of magnitude faster than transistor-level simulation, and has been automated and works with standard industrial design tool suites, such as Mentor Graphics and Synopsys.Both methods are applied to the NULL Convention Logic (NCL) DI paradigm, and are first demonstrated using a simple NCL sequencer, and then tested on a number of different NCL 4-bit×4-bit unsigned multiplier architectures. Energy per operation is automatically calculated for both methods, using an exhaustive testbench to simulate all input combinations and to check for functional correctness. The results show that both methods produce the desired output for all circuits, and that the gate-level switching approach developed herein produces results more than 1000 times as fast as transistor-level simulation, that fall within the range obtained by two different industry-standard transistor-level simulators. Hence, the developed energy estimation method is extremely useful for quickly determining how architecture changes affect energy usage.     

总线功能模型在集成电路功能验证中的设计和应用

随着集成电路的设计规模不断增大，功能验证逐渐成为整个设计过程中的瓶颈。文章在对传统的验证方法进行分析的基础上，介绍了使用总线功能模型的验证方法，并对总线功能模型设计的策略和方法进行了探讨。     

建立可扩展验证核的方法研究

提出一种可扩展验证核的结构,根据该结构建立了一个面向光通信应用领域SDH系列芯片验证的可扩展验证核VIP,验证人员通过文本编辑,可以产生验证所需要的XML配置文件,VIP根据配置XML文件,产生仿真激励并在线检查仿真结果.