高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中，JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证；有些情况依赖FPGA原型验证手段去验证JTAG协议，但在该情况下，一些模块需进行FPGA资源替换，无法保证与RTL级网表一致，可能导致流片后回来的芯片JTAG调试不通。针对这些情况，结合UVM方法学的通用性和C语言的便利性，提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架，C语言侧编写测试用例，用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。     

MPEG-2/4 AAC 音频编码模块的验证

先进音频编码(Advanced Audio Coding,AAC)以其多声道、多采样率、高压缩比、音质好等特点被广泛使用.文中首先介绍了 MPEG-2/4 AAC 音频编码技术;接着基于 MPEG-2/4 AAC 音频编码原理,开发了时钟复位、寄存器配置和音频数据收发的 BFM 模型,搭建了音频编码模块的 RTL 级虚拟验证平台,同时归纳了验证项;最后基于此验证平台和验证项,对设计进行了全面的仿真验证.实践证明该验证方法效率高、收敛快、覆盖率高,取得了较好的效果,为后续的 FPGA平台验证和芯片应用提供了有力的保证.     

FPGA的光纤通道接口控制芯片设计

为了满足存储网络和下一代航空电子系统对光纤通道网络的需求,提出了一种新的光纤通道网络接口控制芯片的设计方案。用Verilog实现了接口控制芯片的RTL设计并完成了功能仿真和验证,通过嵌入式Power PC完成了接口控制芯片的控制软件设计。以Xilinx公司的Virtex—II Pro系列FPGA为平台,实现了接口控制芯片原型。     

基于FPGA的串行多节点数据采集传输系统的应用研究

多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL（Register Transfer Level）逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。     

MPEG-2／4AAC音频编码模块的验证

先进音频编码（AdvancedAudioCoding,AAC）以其多声道、多采样率、高压缩比、音质好等特点被广泛使用。文中首先介绍了MPEG-2／4AAC音频编码技术;接着基于MPEG-2／4AAC音频编码原理,开发了时钟复位、寄存器配置和音频数据收发的BFM模型,搭建了音频编码模块的RTL级虚拟验证平台,同时归纳了验证项;最后基于此验证平台和验证项,对设计进行了全面的仿真验证。实践证明该验证方法效率高、收敛快、覆盖率高,取得了较好的效果,为后续的FPGA平台验证和芯片应用提供了有力的保证。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

模型驱动的嵌入式系统设计与性能优化

直接从规范需求描述入手,研究了嵌入式系统设计中的模型映射、代码自动生成、协同验证和性能优化等关键技术问题,提出了以模型驱动的嵌入式系统软硬件协同设计方法,使面向应用的嵌入式系统设计,在不同抽象层次上同步设计与验证,经过性能优化后得到RTL级SystemC代码表示的虚拟原型,介绍了一个应用实例。     

基于光电转换模块的光纤以太网通信设计

本文设计了基于光电转换模块的以太网通信方法,利用FPGA控制RTL8309芯片实现对以太网协议的发送与接收.其中单模单纤光收发一体模块打破了传统电信号的传输,通过光电转换模块可将光信号转换为电信号后,再接入RTL8309芯片中,实现对以太网的精准高速传输.     

基于ARINC 659的FPGA原型验证平台的构建与实现

依据ARINC 659协议的芯片设计中复杂功能逻辑的验证需求,提出了一款用于验证ARINC 659芯片逻辑功能的FPGA验证平台,全面论述了ARINC 659验证平台的构建以及ARINC 659芯片FPGA原型验证的全过程.实验结果表明,该验证平台能较为充分,全面地验证ARINC 659芯片的逻辑功能,提高了验证效率,缩短了芯片开发中的验证周期.     

嵌入式处理器在片调试功能的验证

以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误.     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array,FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。     

无源高频RFID芯片的FPGA原型验证平台设计

利用Xilinx的FPGA设计了一个FPGA原型验证平台,用于无源高频电子标签芯片的功能验证。主要描述了验证平台的硬件设计,解决了由分立元件实现模拟射频前端电路时存在的问题,提出了FPGA器件选型原则和天线设计的理论模型。同时,给出了验证平台的测试结果,通过实际的测试证明了验证平台设计的正确性和可靠性。该验证平台有力地支撑了RFID芯片的功能验证,大大提高了标签芯片的投片成功率。     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性.同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.本文提出了一种新型验证设计模型和生成代码一致性的方法.该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.     

Synopsys的SRIO controller FPGA原型验证方法

包含SRIO接口的高性能处理器已广泛应用于航空航天通信系统，因此SRIO高速接口功能与性能的验证是系统设计的关键，同时设计可靠完备的验证平台对芯片SRIO controller的原型验证至关重要。本文基于对RapidIO协议的理解，搭建了Synopsys的SRIO controller+Xilinx Transceivers Wizard core FPGA原型验证平台完成对SRIO协议以及功能的验证。测试结果表明，所提的FPGA原型验证平台为芯片设计中的SRIO提供了一种高效的原型验证手段。     

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证.根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型.根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证.     

基于GA的仪表新产品功能结构方案推理机模型关键技术研究

虚拟原型逼真设计是近几年发展起来的新技术,主要研究虚拟环境下的产品建模问题以及基于仿真的集成产品和过程设计问题．产品功能结构方案推理机模型是虚拟原型逼真设计实现的关键技术之一．针对功能模块组合方案优化问题的复杂性,研究了基于遗传算法（GA）的功能结构方案推理机模型的实现技术,提出了双链异或杂交算子和自适应调节杂交概率和突变算子选择等算法,结合仪表产品设计应用实例,验证了模型的优越性,并将其应用于仪表新产品开发决策支持系统——仪表LC—QDPDS软件系统中．     

基于FPGA的RISC的设计和仿真

介绍了一种基于FPGA的RISC的设计方法。该方法以Altera公司的Quartus Ⅱ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了Quartus Ⅱ软件的功能,验证了FPGA设计RISC的可行性。     

一种面向可编程确定性零拷贝的FPGA加速器

随着网络规模的进一步扩展,传统B/S架构的单体应用逐渐被微服务所代替,服务的拆分使得API的规模呈指数增长.而商用网卡处理在处理海量的微服务请求时,在确定性、可编程和数据拷贝三个方面表现出巨大的局限性.为保证各网络节点高效、灵活、精确地处理服务请求,本文提出可编程确定性的多队列FPGA加速器原型.该加速器依托多个硬件队列以及队列管理单元,扩展基于规则的RSS算法,实现serverless友好的数据包分发.添加PTP硬件时钟组件,与队列管理单元协同控制对数据包的确定性发送.为提升网络节点的数据收发效率,设计了适配FPGA加速器的驱动程序,实现数据包收发的零拷贝.在支持100Gbps线速率的FPGA上进行的实验表明,该加速器可以支持不同数据包大小的多队列的零拷贝传输,定义网路节点的转发行为,并在8个核心的FPGA设备上接近线速率处理数据,此外,它还支持以接近ovs-DPDK的低延迟进行数据包转发,在一定程度上克服了商业网卡在面向微服务架构时的局限性.