BLAS 库在多核处理器上的性能测试与分析

BLAS 库是高性能计算中最基本的数学库,它的性能对超级计算机的性能有着极大的影响.而且随着CPU多核化的发展,BLAS 的多核并行性能已经变得比与体系结构相关的单核性能更加重要.实验以流行于高性能计算的Xeon、Opteron 系列多核X86 处理器为例,全面测试了GotoBLAS、Atlas、MKL 和ACML 四种主流的BLAS 库的所有1,2,3 级函数,并覆盖了不同计算规模和多核并行方面的测试.通过测试结果,分析源代码、BLAS 库资料和论文的方式,分析BLAS 有效的优化和并行方法,以及它们所适合的平台.为BLAS 的优化、使用,甚至高性能处理器的发展上提供有益的建议.实验结果表明,比起一个逻辑处理强大但是复杂的处理器,一个cache 更大、性能更好,内存带宽更宽、延迟更小,主频更高的处理器往往能在高性能计算中取得更好的性能.同时,X86 平台上的状况对其他体系结构也有巨大的借鉴意义.     

支持推测并行化的事务存储硬件模拟系统

多核处理器通过增加处理器核数提高计算能力,虽然可以通过同时运行多道程序的方式利用处理器资源,但是多核处理器真正的成功取决于解决并行应用开发中的难题.为此,处理器体系结构和编程模型的协同开发是必须的.而随着核数的增多,传统上使用的软件模拟器因为软件的串行性而性能越来越差,无法支持这种软硬件协同开发.FPGA天生的并行性使它在模拟多核处理器时具有较高的模拟性能和高度的可扩放性,成为处理器体系结构研究的理想工具.本文介绍了基于FPGA的多核模拟系统,RAMP-Pink.该系统基于HASim实现,同时支持事务存储和线程级推测,用于对事务存储和线程级推测的软硬件协同开发.该模拟系统可配置不同的FPGA开发平台,也可以以软件模拟方式运行.     

EDGE体系结构块预测器实现及改进

近十年来显式通信指令集的体系结构(EDGE)成为处理器体系结构研究的重要方向,TIRPS、TFlex和Wavescalar等都是其具体实现。分支预测器是高性能处理器的重要结构,其性能严重影响处理器整体性能。首先分析了EDGE体系结构控制流预测的特点,并对TRIPS原型芯片块预测器进行建模。通过运行SPEC 2K分析该块预测器造成误预测的主要原因,并针对其采用感知器进行了改进,提高了预测器性能,对EDGE体系结构块预测器设计有借鉴价值。     

移动代理系统安全体系结构研究

本文对移动代理系统作了简要介绍。阐述了由于其移动性而引发的安全问题和安全需求。介绍了移动代理系统安全技术及其体系结构研究现状,对它们的优缺点进行了分析。     

龙芯2号处理器的同时多线程设计

提出了适合龙芯2号处理器的同时多线程处理器模型,并介绍了具体的微体系结构设计以及相应的Linux操作系统的实现方案.通过在设计的龙芯2号同时多线程处理器上启动Linux操作系统,并运行应用程序,例如SPEC CPU2000,进行性能评测.结果表明,龙芯2号同时多线程处理器通过挖掘线程级并行性,将龙芯2号处理器的性能提高了31.1%.     

处理器微体系结构安全研究综述

在CPU指令流水线中,为了提高计算机系统的执行效率而加入的Cache、TLB等缓存结构是不同进程共享的,因此这些缓存以及相关执行单元在不同进程之间的共享在一定程度上打破了计算机系统中基于内存隔离实现的安全边界,进而打破了计算机系统的机密性和完整性。Spectre和Meltdown等漏洞的披露,进一步说明了处理器微体系结构所采用的乱序执行、分支预测和推测执行等性能优化设计存在着严重的安全缺陷,其潜在威胁将涉及到整个计算机行业的生态环境。然而,对于微体系结构的安全分析,到目前为止尚未形成较为成熟的研究框架。虽然当前针对操作系统内核及上层应用程序的漏洞检测和安全防护方面已经有较为成熟的方法和工具,但这些方法和工具并不能直接应用于对微体系结构漏洞的安全检测之中。一旦微体系结构中出现了漏洞将导致其危害更加广泛并且难以修复。此外,由于各个处理器厂商并没有公布微体系结构的实现细节,对于微体系结构安全研究人员来说,微体系结构仍然处于黑盒状态,并且缺少进行辅助分析的工具。这也使得微体系结构的安全分析变得十分困难。因此本文从当前处理器微体系结构设计中存在的安全威胁入手,分析了其在设计上导致漏洞产生的主要原因,对现有处理器微体系结构的7种主流攻击方法进行了分类描述和总结,分析对比现有的10种软硬件防护措施所采用的保护方法及实用效果,并从微体系结构漏洞研究方法、漏洞防护及安全设计等方面,进一步探讨了处理器微体系结构安全的研究方向和发展趋势。     

用于WCET静态分析的MIPS处理器建模方法研究

为获得安全而紧致的WCET估计，需要考虑执行程序的目标处理器的体系结构特征．Cache、流水线等用于提高性能的技术已经广泛地应用于现代处理器中，如果在静态分析过程中不考虑它们带来的影响，必然会导致WCET过估计．以Petri网作为模型工具，以WCET分析为应用目标构造MIPS处理器的体系结构模型，该方法讨论了各种RISC处理器中常见的体系结构特征的抽象以及它们在Petri网模型中的表示方法．通过实验验证，指令序列在Petri网模型上的模拟执行时间与指令序列在DLXView模拟器上的测试结果具有一致性，表明构建处理器的体系结构Petri网模型是一种有效的指令序列执行时间的静态分析方法．     

Pentium4处理器的内存层次分析

处理器存储系统的效率对其整体性能有着十分重要的作用.文中介绍了P4处理器内存的体系结构,它包括一级数据Cache、二级Cache、Trace Cache;各部分完成的功能以及为提高命中率和降低存取时间,从而提高效率而采取的预取处理机制;P4处理器主要采取具有层次结构的内存设计、大容量的二级Cache和在跟踪Cache中采用预取处理机制的方法来提高Cache的命中率和降低未命中的代价来缩短处理器的访问时间,最终达到提高处理器整体性能的目的.     

Internet安全体系结构的分析与比较

本文简要介绍了Internet的网络安全体系结构的现状和发展趋势,其中重点分析和比较了IPSec和SSL/TLS。文中详细阐述了IPSec和SSL/TLS的体系结构、它们所采用的安全技术、所能提供的安全服务以及它们的实现方式;并且对这两种协议的特点、应用范围、优缺点进行了介绍和比较。     

高速防火墙的研究与实现

随着宽带网络的日益普及,网络安全已成为信息技术领域一个重要的议题,现有的防火墙架构已无法满足高速网络环境下的应用.网络处理器是专为IP网络包处理设计的芯片,能够以线速处理网络传输数据.文中论述了网络处理器的体系结构和功能,并通过分析防火墙的几种不同架构,给出一种基于网络处理器的实现方案,为千兆网络提供了路由、过滤,以及网络地址转换等安全防护措施的实现.最后指出了该方案在网络安全领域的应用前景以及网络安全设备的发展方向.     

同时多线程处理器共享资源的特性分析

同时多线程处理器中同时执行的线程共享处理器中的资源,而这些有限的共享资源在线程之间的分配状况将决定每个线程执行的性能和处理器的总体性能。如何根据不同类别共享资源的特性对它们进行合理有效分配成为同时多线程处理器研究的重要课题之一。本文对同时多线程处理器中各类共享资源的特性进行深入研究与分析,分析结果表明,队列类共享资源的分配方式对每个线程执行的性能和SMT处理器的总体性能具有至关重要的影响。因此,同时多线程处理器中共享资源分配的关键在于控制队列类共享资源的分配。     

安全处理器研究进展

信息安全已经影响到一个国家的政治、军事、经济和文化等诸多领域。信息一般在计算机系统上存储和处理。计算机系统的核心器件是处理器,所以处理器的安全是计算机系统安全的基础,也是信息安全的基础。在可信计算、工业控制、身份识别、网络通信、电子支付等许多行业,都要用到安全处理器。文章对安全处理器发展过程进行了梳理,并根据应用场景、功能进行了分类,结合具体安全处理器架构,分析了各主要安全处理器的技术特点和不足之处,找出安全处理器研究中的规律。最后,总结全文,对安全处理器的研究进行了展望。     

微处理器内安全子系统的安全增强技术

在信息技术快速发展的同时,信息安全变得尤为重要。处理器作为信息系统的核心部件,其安全性对系统安全起到至关重要的决定性作用。在处理器中构建安全可信的执行环境是提升处理器安全性的重要方法,然而很多核心安全技术仍然由片外安全TPM/TCM芯片保证。近年来,作为计算机系统安全基础的安全原点逐渐往处理器中转移。对处理器内安全子系统的安全增强技术展开研究,首先研究安全处理器体系结构;然后对处理器核、互连网络、存储和密码模块等处理器核心模块进行安全增强,同时从系统级角度实现了密钥管理、生命周期、安全启动和抗物理攻击等系统安全防护技术;最后,在一款桌面处理器中实现了一个安全子系统,并进行了分析。     

多核多线程环境下的程序并行优化方法

受到功耗和温度的限制,传统的单核处理器性能难以提升,多核计算成为新的处理器模式。然而现有的多线程程序设计是以单核处理器为基础发展而来,无法高效利用多个处理核心来提升性能。以OpenMP为基础,对程序进行多线程优化,以实现多核处理器上多线程的并行,并通过经典的N皇后问题案例进行验证。     

实时微处理器体系结构综述

实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时处理器往往采用较为简单的处理器结构,避免复杂结构引入执行时间的不确定性。随着实时应用对处理器性能需求越来越高,实时处理器正逐渐向多线程与多核结构发展。在多线程与多核处理器中,共享资源竞争导致实时系统的确定性变差,对实时处理器体系结构带来了更大挑战。对实时微处理器体系结构进行综述,首先从指令集、微体系结构、存储、I/O、任务调度等多个方面对传统实时处理器进行分析;然后分别对采用多线程与多核结构的高性能实时处理器展开分析;最后对几种商用实时处理器结构进行比较,总结实时处理器发展现状与未来发展趋势。     

一种基于收敛策略的国产CPU性能测试模型

测试国产高性能处理器,充分掌握国产处理器性能,对发挥国产CPU在我国重要工控领域的核心作用具有极其重要的作用.本文依托"核高基"国家科技重大专项,针对当前国产CPU软件库支持欠缺,各类基准测试集无法对国产处理器实现更为精准的性能评估的问题,提出一种基于收敛策略的国产CPU性能测试模型,设计起始运算规模评估模块,并采用三种模块综合评估处理器浮点运算性能,提高测试指标的准确性,运用模型良好的可移植性与测试方法的收敛性,在不同指令集架构的国产处理器下,实现CPU浮点运算、整数运算等多种性能的综合评估.本文选取龙芯2H1000和北大众志PKUnity-3-HD65分别进行模型验证,实验结果表明,该模型在评估国产CPU性能方面具备全面性与高效性,尤其在浮点性能评估方面优势明显,测试结果能够客观反映两款处理器性能,确保了嵌入式处理器在项目应用中的可预测性,对于数控及工控装置国产化具有重要意义.     

A single-chip multiprocessor

Presents the case for billion-transistor processor architectures that will consist of chip multiprocessors (CMPs): multiple (four to 16) simple, fast processors on one chip. In their proposal, each processor is tightly coupled to a small, fast, level-one cache, and all processors share a larger level-two cache. The processors may collaborate on a parallel job or run independent tasks (as in the SMT proposal). The CMP architecture lends itself to simpler design, faster validation, cleaner functional partitioning, and higher theoretical peak performance. However for this architecture to realize its performance potential, either programmers or compilers will have to make code explicitly parallel. Old ISAs will be incompatible with this architecture (although they could run slowly on one of the small processors)     

SMA:前瞻性多线程体系结构

提出了一种新的ＩＬＰ处理器体系结构－前瞻性多线程体系的结构,简称ＳＭＡ．它结合了前瞻性执行机制和多线程执行机制,以整个线程为长步进行前瞻性执行,多个线程并行执行并且共享处理器硬件资源,这样,处理器既通过组合每个线程的指令窗口形成一个大的动态指令窗口,开发出程序中更大的ＩＬＰ,又利用多线程执行机制屏蔽各种长延迟操作,达到较高的资源利用率;介绍了ＳＭＡ执行模型,并讨论了ＳＭＡ处理器的实现和其中的关键技     

Optimization and benchmark of cryptographic algorithms on network processors

As requirements for communication security grow, cryptographic processing becomes another type of application domain. However, cryptographic algorithms are all computationally intensive. This work compares and analyzes architectural characteristics of many widespread cryptographic algorithms on the Intel IXP2800 network processor. It also investigates several implementation and optimization principles that can improve overall performance. The results reported here are applicable to other network processors because they have similar components and architectures.     

多核处理器的结构设计研究

围绕如何进行多核处理器的结构设计，提高处理器性能这一问题，结合传统多处理机设计原理对多核处理器结构设计进行了研究，并对当前主要商业多核处理器进行了研究，揭示了其发展趋势，探索了未来多核处理器设计的发展方向。