p型硅外延层电阻率的控制

计算表明，ｐ型硅外延层的电阻率对其生长速度和生长温度的变化都是十分敏感的。为了保证ｐ型硅外延片的电阻率具有良好的可控性和重现性，除了充分抑制重掺硼衬底的自掺杂作用外，还需十分严格地控制硅外延片的生长温度和速度。     

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO2层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响.对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比.衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线.进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大.综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性.     

300 mm直径硅外延片均匀性控制方法

随着摩尔定律的逐步实现,大直径硅片的应用规模逐渐扩大,然而,大直径硅外延片的片内均匀性成为了外延的主要问题之一.使用具有五路进气结构的单片外延炉生长300 mm直径硅外延片.相对于传统的三路进气结构,五路进气可以分别对硅片表面的5个区域的气流进行调节,实现单独分区调控,从而提升了外延层厚度均匀性的可调性.实验中,采用两步外延方法,进一步提升了片内电阻率均匀性.通过对工艺参数进行优化,300 mm硅外延片的外延层厚度不均匀性达到0.8％,电阻率不均匀性为1.62％(边缘排除5 mm),成功提升了300 mm直径硅外延片的外延层厚度和电阻率均匀性控制水平.     

重掺衬底硅外延层杂质来源及控制方法分析

从重掺衬底硅单晶片上生长外延层的杂质来源入手,通过分析不同杂质源的控制方法,来更好地控制外延层的电阻率径向分布均匀性。对于电阻率径向均匀性要求非常高的外延片来讲,仅靠控制主掺杂质源是无法实现的,必须要采取措施对自掺杂质进行控制。因此提出了多种抑制自掺杂质的方法,包括优选衬底、气相抛光、衬底背封、二步外延、减压外延等。     

6英寸高均匀性P型硅外延片的工艺研究

主要进行了6英寸(152.4 mm)高均匀性P型硅外延片的生产工艺研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上化学气相沉积P/P+型硅外延层。通过流场调节工艺、基座包硅工艺、变流量解吸工艺、两步生长工艺等关键工艺的改进,对非主动掺杂效应进行了有效抑制,利用FTIR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对外延层的电学参数以及过渡区形貌进行了测试,得到结晶质量良好、厚度不均匀性<1%、电阻率不均匀性<1.5%的6英寸P型高均匀性硅外延片,各项参数均可以达到器件的使用要求。     

重掺磷衬底上外延层生长工艺研究

重掺磷衬底上硅外延片是制作集成电路开关电源的肖特基二极管和场控高频电力电子器件的首选产品。重掺磷衬底外延片可以大幅降低压降中半导体部分引起的压降所占的比例。介绍了重掺磷外延片的一种实用生产技术,在高浓度衬底外延后失配现象、杂质外扩抑制方法、减少外延过程中衬底磷杂质的挥发等方面进行了研究。在研究的基础上使用CSD公司的EpiPro5000型外延设备进行工艺试验,采用盖帽层分层生长、变流量赶气和低温度生长等工艺条件控制磷杂质的扩散和挥发,从而减少自掺杂效应,获得良好的电阻率均匀性和陡峭的外延层过渡区。试验结果已成功应用于大规模生产,得到了用户认可。     

高阻薄层硅外延材料研制

根据绝大多数分立器件的技术要求,常规硅外延层电阻率的数值会小于厚度的数值。介绍了一种外延层电阻率数值接近甚至大于厚度数值的高阻薄层硅外延材料的实用生产技术,即在PE-2061S桶式外延设备上,采取特殊的工艺方法,在掺砷(As)衬底上进行高阻薄层外延生长。该工艺通过控制自掺杂,改善了纵向载流子浓度分布,取得了较好的外延参数均匀性。     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.     

同质外延硅汽相淀积法的改进

硅外延淀积工艺的重点在于生长突变结和改善外延层的径向厚度和电阻率均匀性。外延层的载流子迁移率和寿命取决于晶体完整性。衬底表面及其晶向对外延淀积有影响。讨论了有利于得到无缺陷的外延硅,有利于集成电路制备,诸如结隔离和介质隔离的方法。最后给出了有关汽相淀积同质外延硅的参考文献。     

具有三层复合结构的P型硅外延片制备工艺研究

对10.16 cm(4英寸)三层复合结构P型硅外延片的制备工艺进行了研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上采用化学气相沉积的方法成功制备P~-/P~+/P/P~+型硅外延层。通过FT-IR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对各层外延的电学参数以及过渡区形貌进行了测试,最终得到结晶质量良好、厚度不均匀性<3%、电阻率不均匀性<3%、各界面过渡区形貌陡峭的P型硅外延片,可以满足器件使用的要求。     

150mm掺P硅衬底外延层的制备及性能表征

为适应肖特基二极管降低正向导通电压和制造成本的需要,采用150mm的掺P硅抛光片为衬底,通过化学气相沉积制备高阻硅外延层。利用傅里叶变换红外线光谱、电容-电压测试等方法对外延电学参数进行了测试和分析。对平板式外延炉的流场、热场与硅外延层厚度、电阻率均匀性的关系进行了研究。在此基础上采用周期变化的气流在外延层生长前反复吹扫腔体,进一步降低了非主动掺杂的不良影响,结合优化的流场和热场条件,最终制备出表面质量优、均匀性好的外延层,满足了厚度和电阻率不均匀性都小于1.0%的目标需求。采用该外延材料制备的肖特基二极管的正向导通电压降低了17.1%,显著减小了功耗,具备了良好的应用前景。     

用于先进CMOS电路的150mm硅外延片外延生长

随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mm P/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mm P/P+CMOS硅外延片能够满足先进集成电路对材料更高要求,     

用于先进 CMOS电路的 150 mm硅外延片外延生长

随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mmP/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mmP/P+CMOS硅外延片能够满足先进集成电路对材料更高要求,     

快速恢复外延二极管用150mm高均匀性硅外延材料的制备

利用PE3061D型平板式外延炉,在150mm的重掺As的硅单晶衬底上采用化学气相沉积(CVD)方法制备参数可控且高均匀性的外延层,通过聚光灯、原子力显微镜(AFM)、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg CV)等测试设备分别研究了外延层的表面形貌、微粗糙度、厚度、电阻率以及均匀性参数。采用了基座浅层包硅技术、周期性滞留层杂质稀释技术、高温快速二次本征生长技术、温场流场调控技术等新型工艺技术,使外延层厚度满足(15±2%)μm,电阻率满足(15±2%)Ω·cm的设计要求,片内厚度和电阻率不均匀性达到<2%的水平。制备的硅外延材料应用于FRED的试产,击穿电压高于125V,晶圆的成品率达到90%以上,满足了120VFRED器件使用要求,实现了自主可控。     

气体流型对硅外延层厚度均匀性的影响

目前国内外广泛采用的硅外延生长法是卧式反应器的化学汽相沉积法,生长的外延层厚度一致性较差.在同一炉内,加热体首尾不同位置衬底生长的外延层厚度是不一致的;加热体边缘和中央位置衬底生长的外延层厚度也是不一致的.尽管多方消除加热体各处温差,外延层厚度不一致性仍然存在.一般情况,为了得到高质量的外延层、生长温度必须相当高,大多数的外延过程是在质量转移控制区域内进行的.显然,要改善外延层厚度一致性必须考虑决定气相质量转移的机构.本文着重讨论反应气体流经加热体时所受阻力及气体流型对硅外延层厚度均匀性的影响,并作了实验研究,硅外延层厚度均匀性得到明显改善.     

基于层流模型的CVD外延流场仿真

在化学气相沉积(CVD)过程中运用COMSOL Multiphysics建立硅外延生长的层流模型,研究了不同气流设置条件下反应腔体内的气流状态和流速分布。通过优化流场设置,获得了稳定且均匀的气流分布,同时,分析了气流分布对硅外延片生长速率和厚度均匀性的影响。利用LPE-3061D平板式外延炉进行了工艺验证,在重掺Sb衬底上进行硅外延沉积,在优化流场下制备出的硅外延片厚度标准偏差达到0.38%。     

沟槽式肖特基用高均匀性硅外延支撑层高速生长工艺研究

作为沟槽式肖特基芯片的关键支撑层,硅外延层的性质对芯片性能构成重要影响。系统探索了新式高速外延生长工艺制备硅外延层的方法。通过干涉显微镜、FT-IR、Hg-CV对硅外延层性质进行表征。研究了高速外延生长条件下的厚度均匀性、电阻率均匀性、表面完整性与外延反应流场、热场的作用规律。研究结果表明,通过基座高度的调制、加热功率的分配、预先基座包硅、本征覆盖层生长等综合手段解决了外延层边缘参数控制问题,并实现了最高6.6μm/min的生长速率。     

外延参数稳定性控制方法

外延工艺广泛应用于双极集成电路、高压器件和CMOS集成电路。批量生产中的核心问题是产品参数控制的稳定性、均匀性和可重复性,从而提高外延片的成品率并降低多次调整带来的成本。讨论了影响硅外延层厚度和电阻率稳定控制的主要因素,通过优化刻蚀基座程序,使得桶式炉外延层厚度和电阻率得到良好的控制,一方面提高了产品的良率,另一方面大大降低了桶式炉硅外延片的生产成本,提高了经济效益。     

N/P~+硅外延生长

我们采用 SiCl_4/H_2体系以 PCl_3作汽相掺杂剂,在水平反应器中对 n/p~+硅外延进行了研究。利用衬底背面迁移掩蔽和二步外延生长工艺,较好地抑制了来自重掺硼(0.5～1.5×10~(20)厘米~(-3))衬底的自掺杂效应。稳定地制备了厚度5～8微米、电阻率1～3欧姆·厘米、过渡层小于0.8微米、均匀性较好的 n 型外延层。生长的 n/p~+外延材料用于制作穿通二极管,外延 p-n 结特性好。已作出12千兆赫下输出34毫瓦的穿通二极管。     

生长温度对4HN-SiC同质外延层表面缺陷的影响

采用化学气相沉积(CVD)的方法在直径100 mm4°偏角衬底上生长4HN-SiC同质外延片,研究工艺生长温度对外延层表面缺陷的影响,并使用金相显微镜、表面缺陷测试设备、汞探针和红外膜厚仪进行分析和表征。结果表明,工艺生长温度由1 550℃增加到1 620℃,外延层表面的三角形缺陷密度可降低至0.39 cm~(-2);但随着工艺生长温度的增加,导致外延层边缘的台阶聚集数量和长度也急剧增加。在高生长温度下,外延层表面三角缺陷减少以及边缘台阶聚集增加的原因为:一是衬底表面原子迁移率的增加,减少了衬底表面2D生长;二是硅原子的气相成核受到抑制;三是〈1100〉和〈1120〉方向横向生长速率的差异加剧。综上结果,采用1 550℃生长工艺可在高生长速率下制备厚度均匀性和掺杂浓度均匀性分别为1.44%和1.92%的高质量4HN-SiC同质外延片。