共查询到19条相似文献,搜索用时 703 毫秒
1.
用神经网络求解时延、功耗和连线三重驱动的布局问题 总被引:1,自引:0,他引:1
本文应用Kohonen自组织神经网络求解时延、功耗和连线三重驱动的门阵列布局问题.算法用自组织学习算法和分配算法确定关键单元的位置,用迭代改善的方法确定非关键单元的位置,从而获得关键线网最短、散热大的单元离得尽可能远并且单元连线总长尽可能短的布局.本文还介绍了面向线网和功耗的样本矢量的概念,与面向单元的样本矢量相比,面向线网和功耗的样本矢量不仅可以直接处理多端线网,而且能够描述时延信息和热信息.实验表明这是一种有效的方法 相似文献
2.
提出了一个全新的基于划分的力矢量布局算法.针对大规模集成电路的布局问题,采用基于并行结群技术的递归划分方法进行分解解决,并结合改进的力矢量算法对划分所得的子电路进行迭代布局优化.通过对MCNC标准单元测试电路的实验,与FengShui布局工具相比,该布局算法在花费稍长一点的时间内获得了平均减少12%布局总线长度的良好效果. 相似文献
3.
4.
5.
LSI二维布局的分析算法 总被引:1,自引:1,他引:0
本文提出一种适合于门阵列的布局算法,该算法采用分析方法处理二次分配的组合问题,具体使用最优相对布局及线性分配定位或快速定位方法得到一个接近最优解.实际结果表明不论初始分布如何,均可在差不多相同的时间内获得优化结果大致相同的结果. 本算法(用快速定位)的计算复杂性为O(n),计算速度很快,一般对一百至二百个单元的芯片,计算速度比通常的力交换法快一个数量级.本算法对大系统的适应性特别好. 相似文献
6.
7.
8.
提出了一个全新的基于划分的力矢量布局算法.针对大规模集成电路的布局问题,采用基于并行结群技术的递归划分方法进行分解解决,并结合改进的力矢量算法对划分所得的子电路进行迭代布局优化.通过对MCNC标准单元测试电路的实验,与FengShui布局工具相比,该布局算法在花费稍长一点的时间内获得了平均减少12%布局总线长度的良好效果. 相似文献
9.
10.
本文提出一个基于Kohonen自组织神经网络的以关键路径时延最小为优化目标的时延我动布局算法,算法的关键是建立面向线网的样本矢量,与面向单元的样本矢量相比,面向一网的样本矢量不仅可以直接处理多端线网,而且地延信息,实验结果表明,审一种有效的方法。 相似文献
11.
An efficient heuristic force directed placement algorithm based on partitioning is proposed for very large-scale circuits. Our heuristic force directed approach provides a more efficient cell location adjustment scheme for iterative placement optimization than the force directed relaxation (FDR) method. We apply hierarchical partitioning based on a new parallel clustering technique to decompose circuit into several level sub-circuits. During the partitioning phase, a similar technique to ‘terminal propagation’ was introduced so as to maintain the external connections that affect cell adjustment in sub-circuit. In these lowest level sub-circuits, the heuristic force directed algorithm is used to perform iterative placement optimization. Then each pair of sub-circuits resulted from bisection combine into a larger one, in which cells are located as the best placement state of either sub-circuits. The bottom-up combination is done successively until back to the original circuit, and at each combination level the heuristic force directed placement algorithm is used to further improve the placement quality. A set of MCNC (Microelectronics Centre of North-Carolina) standard cell benchmarks is experimented and results show that our placement algorithm produces on average of 12% lower total wire length than that of Feng Shui with a little longer CPU time. 相似文献
12.
A parallel-processing algorithm for logic module placement is presented. A pairwise interchange algorithm, directed by the steepest-descent concept, is expanded to the parallel-processing case. By using an AAP (adaptive array processor), it is shown that an N-module placement problem can be processed in 0.06N of the time required by a sequential computer (1 MIPS). 相似文献
13.
14.
15.
针对网络功能虚拟化(NFV)环境下,现有服务功能链部署方法无法在优化映射代价的同时保证服务路径时延的问题,该文提出一种基于IQGA-Viterbi学习算法的服务功能链优化部署方法。在隐马尔可夫模型参数训练过程中,针对传统Baum-Welch算法训练网络参数容易陷入局部最优的缺陷,改进量子遗传算法对模型参数进行训练优化,在每一迭代周期内通过等比例复制适应度最佳种群的方式,保持可行解多样性和扩大空间搜索范围,进一步提高模型参数的精确度。在隐马尔科夫链求解过程中,针对隐含序列无法直接观测这一难点,利用Viterbi算法能精确求解隐含序列的优势,解决有向图网络中服务路径的优化选择问题。仿真实验结果表明,与其它部署算法相比,所提IQGA-Viterbi学习算法能有效降低网络时延和映射代价的同时,提高了网络服务的请求接受率。 相似文献
16.
增量式布局是适应高性能设计要求的一种新的布局模式 .它针对电路更改 ,局部地调整单元位置 ,重新获得合理的布局 .本文提出了一种标准单元模式下的快速增量布局算法 .算法采用单元行划分的方法处理布局约束 ,然后将布局调整归结为单元依次插入单元行的问题 ,并构造了一个数学规划求解最佳的插入方案 .同时提出了复杂度为O(n)的双对角线搜索法求解这个特殊的数学规划 .实际电路测试表明算法高效而稳定 ,比简单的启发式算法快十倍 ,并使布局修改减少 2 0 %以上 相似文献
17.
以大规模混合模式布局问题为背景 ,提出了有效的初始详细布局算法 .在大规模混合模式布局问题中 ,由于受到计算复杂性的限制 ,有效的初始布局算法显得非常重要 .该算法采用网络流方法来满足行容量约束 ,采用线性布局策略解决单元重叠问题 .同时 ,为解决大规模设计问题 ,整体上采用分治策略和简化策略 ,有效地控制问题的规模 ,以时间开销的少量增加换取线长的明显改善 .实验结果表明该算法能够取得比较好的效果 ,平均比 PAFL O算法有 1 6 %的线长改善 ,而 CPU计算时间只有少量增加 相似文献
18.
以大规模混合模式布局问题为背景,提出了有效的初始详细布局算法.在大规模混合模式布局问题中,由于受到计算复杂性的限制,有效的初始布局算法显得非常重要.该算法采用网络流方法来满足行容量约束,采用线性布局策略解决单元重叠问题.同时,为解决大规模设计问题,整体上采用分治策略和简化策略,有效地控制问题的规模,以时间开销的少量增加换取线长的明显改善.实验结果表明该算法能够取得比较好的效果,平均比PAFLO算法有16%的线长改善,而CPU计算时间只有少量增加. 相似文献
19.
We present a transistor placement algorithm for the automatic layout synthesis of logic and interface cells comprised of a mixture of MOS and bipolar devices. Our algorithm is applicable to BiCMOS logic cells, ECL logic cells as well as TTL, CMOS and ECL compatible input/output (I/O) cells. The transistor placement problem is transformed into a layout floorplan design problem with a mixture of rigid and flexible modules. A constructive “branch-and-bound” algorithm is used to minimize the area of synthesized circuits subject to pre-placement constraints. Experimental results indicate that the algorithm can produce efficient placements under fixed-height constraints. The design space exploration mechanism can be controlled by the user so as to apportion computing resources judiciously 相似文献