应用于2.45GHz 半有源标签的低中频正交混频器*

设计了一款用于2.45GHz半有源标签的低中频正交下变频混频器。该混频器采用UMC 0.18μm标准CMOS技术设计和流片,改进了经典的Gilbert结构,并分别采用共跨导正交结构、电流注入结构和正交跨导结构来提高增益、减小噪声和改善线性度。测试结果表明,论文设计的混频器在1.8V工作电压下消耗电流2.25m A,增益是15d B,三阶交调点为2d Bm,在2MHz中频下的噪声系数是14.8d B,所占面积为1.024mm×1.096mm。     

一种用于76-81 GHz汽车雷达的CMOS毫米波下混频器

设计了一款用于76～81 GHz汽车雷达的CMOS毫米波正交下混频器,该混频器由前置放大、有源正交混频两部分构成。在前置放大器中,采用基于变压器的跨导增强技术改善了增益。在有源正交下混频器中,使用并联电感谐振结合交叉耦合管动态电流注入技术,消除跨导管与开关管之间的寄生电容,降低混频器噪声、提高转换增益。芯片采用55-nm CMOS工艺制造,测试结果表明,该下混频器3dB带宽为5.5 GHz,峰值转换增益4.1 dB,I/Q两路增益失配小于0.16 dB(50Ω负载条件),最小噪声系数19 dB,输入1dB压缩点-6 dBm,直流功耗40 mW,实现了优异的FOM值。     

一种低功耗、高线性、双正交可调谐CMOS上变频混频器

针对便携式无线发射机的应用，给出了一种低功耗、高线性、双正交可调谐上变频混频器，采用双正交结构降低了电路对正交信号产生器失配的灵敏度。通过调节混频器的增益降低了电路对混频器增益失配的灵敏度，从而可以实现较高的镜像信号抑制。给出了该混频器应用于2．4GHz WLAN的电路拓扑，并使用UMC 0．18μm CMOS工艺作了仿真。在1．8V工作电压下，该混频器输出1dB压缩点为3．3dBm，功率转换增益为0．2dB，而功耗只有2．6mW。     

倍频器、分频器、混频器、变频器、移相器

Y98-61351-1172 99060291.9GHz CMOS 射频下变频器=A 1.9GHz CMOS RFdown-conversion mixer[会,英]/Kilicaslan,H.& Kim,H.-S.//1997 IEEE 40th Midwest Symposium on Cir-cuits and Systems,Vol.2.—1172～1174(HG)本文研究了采用0.5μm CMOS 工艺的1.9GHz 下变频器,它基于吉伯(Gilbert)单元,采用共栅输入级,而不是共源输入级,以便于调节输入阻抗。该混频器芯片上还有带螺旋线形电感器的匹配网络,并用 MIM电容器来增加匹配网络的选择性和降低噪声,文章还说明了它有3.35dB 变换增益和9.04dB 噪声特性,给出了用2.5V 电源电压进行模拟的结果。参8     

一种低电压、低噪声、高增益CMOS折叠式混频器

针对IEEE802.154协议设计了一种工作于2.44GHz的900mV低电压、低噪声、高增益CMOS折叠式混频器,并在混频器的开关级共源节点引入LC回路吸收寄生电容,进一步提高了混频器的主要性能.在chartered0.18tanCMOS工艺下采用SpectreRF进行仿真,仿真结果表明:该混频器的转换增益高达18.6dB,单边带噪声系数(SSB NF)仅为7.15dB,输入/输出三阶截断点(IIP3/OIP3)为-8.77/9.88dBm,功耗为52mW.     

用于蓝牙收发机的低电压CMOS Gilbert混频器

对已报道的Gilbert混频器工作在低电压时存在的问题进行了分析,在此基础上,描述了利用改进的低电压设计技术,用于2 .4 GHz蓝牙收发机的上混频器/下混频器的设计.利用适用于低电压工作的负反馈与电流镜技术提高上混频器的线性度;而通过采用折叠级联输出,增加了低电压时下混频器的设计自由度,从而降低了噪声,提高了转换增益.基于0 .35μm CMOS工艺技术,在2 V电源电压下,对电路进行了仿真.结果表明:上混频器消耗的电流为3m A,输入三阶截距点达到2 0 d Bm ,输出的信号幅度为87m V;下混频器消耗的电流为3.5 m A,得到的转换增益是2 0 d B,输入参考噪声电压是6     

基于90 nm CMOS工艺的超宽带分布式混频器设计

基于TSMC 90 nm CMOS工艺设计了一款18~100 GHz的超宽带无源漏极混频器,混频器采用了均匀分布式结构,通过牺牲延迟来获得超宽带带宽。同时,提出了一种栅极电压优化技术,通过优化偏置电压VGS来最小化CMOS混频器的传输损耗。混频器带宽为18~100 GHz,带宽内变频损耗为(4±1)dB,端口隔离度优于15 dB,45 GHz处1 dB压缩点输入功率为4 dBm,芯片面积仅为0.36 mm2。该混频器在低功耗的环境下具有良好的变频损耗性能,非常适合用在低功耗的通信系统当中。     

5.8 GHz CMOS混频器设计

介绍了CMOS混频器主要技术指标的设计思路和技术.采用O.18 μm CMOS工艺,使用Agilent公司的ADS软件设计出一种5.8 GHz CMOS混频器电路,结果表明,工作电压1.8 V时,RF频率5.8 GHz,本振频率5.78 GHz,中频频率20 MHz下,转换增益7.3 dB、输入1 dB压缩点-8.3 dBm,噪声系数8.7,工作电流小于5 mA,该电路已交付流片.     

倍频器、分频器、混频器、变频器、移相器

Y2000-62591-439 0114947应用随机差分方程对 CMOS 开关混频器进行完全噪声分析=Complete noise analysis for CMOS switchingmixers via stochastic differential equations[会,英]/Ham,D.& Hajimiri,A.//2000 IEEE Custom Integrated Cir-cuits Conference.—439～442(EC)     

一种基于新型自组装微带-波导过渡的D波段通信发射机模块

展示了一种基于新型自组装微带-波导过渡的D波段(110～170 GHz)发射机模块.过渡结构的仿真平均插入损耗为0. 6 d B,回波损耗于带内基本优于10 d B.基于该过渡结构以及阻性混频器和倍频器芯片,设计了一种D波段发射机模块.该发射机模块工作于110～153 GHz,峰值输出功率于150 GHz可达-4. 6 d Bm,3d B带宽为145. 8～159. 3 GHz.使用该模块进行了64-QAM高阶无线通信测试,测试传输速率为3 Gb/s,验证了模块封装方案的实用性.     

一种应用于GPS射频前端的低噪声混频器

为了克服混频器噪声对GPS接收机灵敏度造成的影响,设计了一种应用于GPS射频前端的低噪声混频器电路.采用自偏置缓冲级放大本振信号,有效地提高了电路性能.该混频器的转换增益为23 dB,噪声系数为4.55 dB,3阶交调点为-9.36 dBm,在1.57 GHz到1.6 GHz频段上,反射系数S11小于-15 dB,电路采用1.8 V电压供电;混频器核心电路静态工作电流1.2 mA,采用CMOS 0.18 μm工艺实现,芯片版图面积为160μm×360μm.     

一种高增益低噪声CMOS混频器设计

设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.     

网络分析仪使混频器测试得到简化

混频器是所有超外差接收机(Rx)的基本元件之一,但对其进行评估则决非易事,即使利用功能强大的矢量网络分析仪(VNA)也是如此。用来测量混频器的相位和群时延特性的一些方法实质上都很繁琐、费时且容易出错。为了解决这个问题,Agilent公司针对其PNA系列矢量网络分析仪提出了新的校准方法,以降低或消除表征混频器和变频器中一些长期存在的问题。该校准方法可用于E8362B,E8363租E8364B矢量网络分析仪(频率覆盖范围为10MHz～20GHz、40GHz和50GHz),还可用于新推出的E8361A网络分析仪(频率覆盖为10MHz-67GHz)。     

爱立信公司用硅CMOS制造出9-31GHz分谐波无源混频器

硅CMOS技术难与毫米波信号处理应用相提并论。但是瑞典爱立信研究公司(Erisson Reseach)的微波与高速电子学研究中心的研究人员却用90nm硅CMOS设计制造出工作频率为9-31GHz的一种分谐波无源下变频混频器。该混频器装入了一个晶体管,并以本振(LO)源泵辅式工作。本振信号加到器件     

2.45 GHz有源标签接收机中的下变频混频器

设计了一种用于2.45 GHz有源标签接收机的低中频正交下变频混频器。改进了传统的吉尔伯特结构, 采用了共享跨导正交结构和电流注入技术, 以提高混频器的增益, 减小混频器的噪声。该混频器采用UMC 0.18 μm CMOS工艺设计。仿真结果表明, 该混频器在1.8 V电压下, 电流消耗为3.1 mA, 转换增益为17.18 dB, 输入1 dB压缩点Pin-1dB与输入3阶截点IIP3分别为-13.5 dBm, -3.23 dBm, 在2 MHz中频下的噪声系数为14 dB。     

放大技术、放大器、驱动器

0620104 2．1GHz CMOS低噪声放大器设计=Design of 2．1GHz CMOS Low Noise Amplifier[刊,英]／李恩玲／／中国邮电高校学报(英文版)．-2006,13(1)．-71-74(E) This paper discusses the design of a fully differential 2．1 GHz CMOS low noise amplifier using the TSMC 0．25μm CMOS process．Intended for use in 3G,the low noise amplifier is fully integrated and without off-chip components．The design uses an lc tank to replace a large inductor to achieve a smaller die area,and uses shielded pad capacitances to improve the noise performance．This paper also presents evaluation results of the design．Ref．18 0620105基于交叉增益调制和SOA自频率漂移的新型自同步方案=A Novel Self-Synchronization Scheme Based on     

基于CMOS工艺的低噪声、高增益混频器

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益的混频器.通过在吉尔伯特单元中的跨导级处引入噪声抵消技术以降低混频器的噪声;并且在开关管的源级增加电流注入电路的基础上并联一个电容与开关管共源节点处的寄生电容谐振,进一步降低混频器的噪声,增大电路的增益.仿真结果表明,在本振（LO）频率为2.395 GHz,射频（RF）频率为2.4GHz时,混频器的增益为14.2dB,双边带噪声系数为5.9dB,输入三阶交调点为-3.2dBm.混频器工作电压1.8V,直流电流为8mA.     

2.4GHz 0.35μm CMOS Gilbert下变频器

利用0 35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2 452GHz,2 45GHz和2MHz.测试表明:在3 3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz.测试表明:在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

基于90nm CMOS工艺的超宽带分布式混频器设计北大核心CSCD

摘要：基于TSMC 90nm CMOS工艺设计了一款18～100GHz的超宽带无源漏极混频器,混频器采用了均匀分布式结构,通过牺牲延迟来获得超宽带带宽。同时,提出了一种栅极电压优化技术,通过优化偏置电压Vcs来最小化CMOS混频器的传输损耗。混频器带宽为18—100GHz,带宽内变频损耗为（4±1）dB,端口隔离度优于15dB,45GHz处1dB压缩点输入功率为4dBm,芯片面积仅为0．36mm^2该混频器在低功耗的环境下具有良好的变频损耗性能,非常适合用在低功耗的通信系统当中。