基于DSP的4/πQPSK调制解调器的设计

QPSK调制解调器与具有强大数字信号处理功能的DSP芯片相结合,实现了调制解调的高效实时处理。系统采用TI公司的TMS320C5409为核心处理器,设计了硬件电路系统的3个主要模块,包括A/D转换模块,程序存储器模块和数据存储器模块。将一种简单高效的定时同步算法——最大平均功率定时同步算法引入到系统的解调设计中,以提高定时同步的运算速度和准确性。系统软件采用汇编语言编写,并通过CCS软件仿真,结果证明该算法能够完成4/πQPSK调制解调的全部功能,且具有体积小、功耗低、集成度高、软件可移植性强等优点。     

1MHz串行EEPROM

1MHz双线串行总线EEPROM存储器芯片的存储密度分别为256Kb、512Kb和1Mb，兼容I^2C Fast—Mode—Puls模式，数据速率可达I^2C Fast—Mode的2．5倍。工作频率为1MHZ，M24M01-HR完成1Mb的数据处理只需1s；256Kb的M24256-BHR只需1／4s；512Kb的M24512-HR完成数据处理只需半秒钟。     

结合频谱移位的二维傅里叶变换FPGA实现

在三维成像技术中,对图像进行傅里叶变换之后需要通过频谱移位将零频集中到中心位置。为了提高图像处理的运算速度,提出了一种结合频谱移位的二维傅里叶变换的FPGA实现方法,将频谱移位结合到二维傅里叶变换硬件系统中,在实现图像二维傅里叶变换的同时也完成了一半的频谱移位。采用ALTERA 系列EP4CE115F29C7芯片,针对256*256的图像实现设计,最高工作频率分别达到84.2MHZ;资源消耗为3849个LE。采用SignalTap II Logic Analyzer工具实时验证了模块的正确性。     

内置大容量快闪存储器的16位微型机

日立制作所已制出了内置大容量快闪存储器的Ｆ-ＺＡＴ微型机“Ｈ8/3052Ｆ(512位)/3064Ｆ(256ｋ位)/3022Ｆ(256ｋ位)”的新产品。该产品的制作过程是采用了035μｍＡｌ3层布线ＣＭＯＳ工艺,内置了512ｋ位、256ｋ位的单电源快闪存储器和8ｋ位的ＲＡＭ。另外,在ＬＳＩ内部还内置了升压电路,实现了以单电源的快闪存储器擦除、写入工作。内置大容量快闪存储器的16位微型机@辛     

绝对相位展开方法研究

提出一种新光学三维传感方法。该方法通过投影多组周期不同的正弦光栅条纹到被测物体表面,通过相移算法,反解各组投影条纹的截断相位,并采用所提绝对相位展开方法,对截断相位进行了解调,实现了对物体表面的测量。与双频光栅投影测量方法及传统时间相位展开方法相比,该方法投影条纹组数灵活、测量效率高,实验证明该方法的适用性。     

基于卡方检验的随机数在线检测方法的实现

随着信息安全与通信技术的发展,随机数在安全芯片、保密通信等领域得到了广泛应用。为提高随机数在线检测速度,针对128 bit、256 bit和512 bit中每种随机数检测长度,通过推导去除卡方检验公式中计算复杂的部分,得到易于硬件实现的公式,并对公式进行硬件优化与实现。通过VCS和Verdi仿真,验证了设计的正确性。采用Design Compiler工具,基于UMC55工艺库,将设计综合,得到了面积为1 411 GE(等效与非门数)的128 bit卡方模块。在实现较小面积的同时,达到了较为显著的优化效果。512 bit卡方模块与软件实现对比,速度提升50.08%,达到较高的随机数在线检测速度。该模块适用于需求较小面积和较高速率的硬件实现场景。     

相位展开中基于调制度轮廓线的极点连接算法

在相位测量型光学3维传感技术中,为了正确恢复物体的真实相位,采用了一种基于调制度轮廓线连接极点的相位展开算法。该算法将调制度分布图与分支阻断法相结合,利用图像增强技术中拉普拉斯算子检测边缘,从被测物体调制度分布中提取物体的轮廓线,用于指导极点的连接和截断线的设置,最后结合菱形算法快速展开被测物体的截断相位,能够得到较为真实的相位展开结果。实验结果表明,新方法结合了调制度分布图展开相位可靠和分支阻断法计算时速快的优点。在面形存在陡变和凹陷的复杂情况下,新算法甚至比可靠度排序法更能够有效地恢复出物体的真实相位,保证了测量的精度,而且运算速度比可靠度排序算法快了3倍。     

基于MSP430系列微控制器的FFT算法实现

傅里叶变换算法在供电质量监测系统中被用来进行谐波分析,如何加快分析速度和降低系统成本是当前这种监测系统设计关注的主要问题。TI公司的MSP430系统微控制器具有功耗低、供电范围宽及外围模块齐全等特点,适合实现各种监测设备。该系列芯片内部充足的数据存储器满足快速傅里叶变换算法过程中的数据存储,芯片内部大量的代码存储器存储相位因子的计算结果和所需要的三角函数数值,采用查表的方法以提高分析速度;采用芯片内部硬件乘法器模块可以进一步提高分析速度。实测结果显示对一个信号周期256个采样点的快速傅里叶变换分析,完成全部计算仅需要0.3 s的时间,前10次谐波的计算相对误差低于千分之一。所研制的在供电质量监测系统完全满足用户要求。     

空间模板卷积滤波的视频处理算法及其VLSI实现

文章讨论了空间模板卷积滤波算法在视频图像增强处理中的应用，给出了基于Laplacian算子模板卷积滤波算法的VLSI设计，并针对算法的硬件实现中所采用的嵌入式视频行存储器结构，讨论了面向FPGA和ASIC实现视频行存储器接口电路的设计。     

数字全息显微镜中采用非线性查找表的相位快速展开

提出了一种用于数字全息显微术的可靠度导向快速相位展开算法。对可靠度参数进行非线性量化,结合查表法实现数字全息再现像的相位可靠快速展开。在截断相位图中找出残差点,以残差点的物光强度最大值为阈值,将测量区域分为可信区域和非可信区域。将可信区域的可靠度设为最大,非可信区域的光强进行量化,作为其可靠度。这样制作了一张非线性质量图。利用该质量图,结合查表洪水算法进行相位展开。实验中,采用非线性查找表的相位展开算法比传统洪水算法快68倍以上,比枝切法快近3倍。结果表明,该算法在保持高质量相位展开的情况下大大提高了速度。     

基于嵌入式处理器指纹识别系统的设计和实现

研究采用嵌入式处理器实现指纹识别系统的软硬件设计方法．通过构造以微处理器AT91SAM7X256和MBF200指纹传感器模块为平台的硬件环境,实现了嵌入式指纹识别硬件系统的设计。微处理器选用内含丰富外设的AT91SAM7X256,降低了硬件成本。指纹识别系统选用μC／OS-Ⅱ作为嵌入式操作系统,指纹识别算法中主要介绍了基于图像匹配的指纹识别算法、基于Gabor函数的指纹图像增强算法和基于方向图滤波指纹特征提取算法等．实现了低成本,高可靠性多节点指纹识别系统的设计。     

A fast implementation of the minimum spanning tree method for phase unwrapping

A new implementation of the minimum spanning tree (MST) phase unwrapping method is presented. The time complexity of the MST method is reduced from O(n2) to O(n log2 n), where n is the number of pixels in the phase map. Typical 256 x 256 phase maps from magnetic resonance imaging can be unwrapped in seconds, compared with tens of minutes with the O(n2) implementation. This makes the pixel-level MST method time efficient and practically attractive. Index Terms-Image processing, magnetic resonance imaging, medical imaging, phase unwrapping.     

Memory-efficient architecture for JPEG 2000 coprocessor with large tile image

The experimental results show that using a larger tile size to perform JPEG 2000 coding results in better image quality (i.e., greater than or equal to 256 /spl times/ 256 tile image). However, processing large tile images also requires relatively high memory for the hardware implementation. For example, it would require tile memory of 256 K words to support the process of a 512 /spl times/ 512 tile image in the straightforward architecture. To reduce hardware resources, we have proposed the quad code-block (QCB) -based discrete wavelet transform method to reduce the size of tile memory by a factor of 4. In this paper, the remaining 1/4 tile memory can be further reduced through two approaches: the zero-holding extension with slight image degradation and the QCB-block size extension without any image degradation. That is, it only requires 12 K words tile memory to support the process of 512 /spl times/ 512 tile image by using zero-holding extension, and 13.58 K words memory through QCB-block size extension. The low memory requirement makes the on-chip memory practicable.     

AIS多小区同频信号实时盲分离的FPGA设计

针对船舶自动识别系统（Automatic Identification System,AIS）中相邻多个小区的同频信号相互干扰、无法解调的问题,该文采用多天线接收混合信号,通过在FPGA上设计独立成分分析（Independent Component Analysis,ICA）算法来对混合信号进行实时盲分离.为满足实时性,文中用符号函数代替双曲正切函数对样点数据作非线性映射,简化迭代运算;并将样点数据分块存储,用于并行计算.同时实现了高精度特征分解（Eigen Value Decomposition,EVD）,用于对混合数据进行白化.最后将设计的FPGA系统在Xilinx Isim中仿真,结果表明,主频20MHz时,系统在850μs内完成了从4路512点AIS混合信号中分离出了三路源信号.本文的设计也可应用于雷达、声纳等可能存在同频干扰的实时信号处理系统.     

基于k值取整的二向剪切相位解包裹算法的研究

针对已有的解包裹算法依旧不能对存在严重欠采样 和较强噪声的包裹相位进行精确解包裹,为了处理受 到噪声污染、严重欠采样的包裹相位图,本文提出了一种基于k值取整二向 剪切的新型相位解包裹算法。 将横向剪切干涉技术和迭代算法进行了改进,得到的新算法,一方面提高了对严重欠采样 包裹相位的处 理能力;另一方面加快了迭代的收敛速度,其所需时间和离散余弦变换(DC T)法接近。在新算法中,引入k值取 整,可以更加精确求解出真实相位,从而提高了新算法的抗噪性能。通过与改进的最小二乘 (LBS)算法进行对比, 新算法的性能优于其它算法。实验结果表明,本文提出的新算法,不仅可以处理严重欠采样 的包裹相位图,还具有很强的抗噪性。     

合成孔径雷达干涉测量中的相位展开

合成孔径雷达干涉测量技术 (InSAR)是以合成孔径雷达复数据提取的相位信息作为信息源来获取地表的三维信息和变化信息的一项技术。相位展开是InSAR数据处理中的关键步骤之一。本文介绍了合成孔径雷达干涉测量的原理 ,重点讨论了InSAR中的相位展开算法 ,特别对与路径有关的算法和与路径无关的算法进行了分析 ,比较了各类方法的优缺点。指出一些在结构照明型计量中有效的相位展开算法也可以用于合成孔径雷达干涉测量之中的相位展开     

InSAR加权迭代贪婪算法相位解缠及性能分析

针对干涉SAR二维相位解缠问题,提出了一种利用加权迭代贪婪算法提高解缠精度的新方法.首先推导了加权迭代贪婪算法相位解缠的基本原理,然后给出了算法的实现过程,最后进行了仿真分析.在分析比较了W=2和W=3加权迭代贪婪算法性能的基础上,将W=3加权迭代贪婪算法与经典的解缠算法在解缠精度和解缠时间上进行了比较.仿真和实际数据解缠证明,该算法实时、高效、准确.