实时视频采集系统的SDRAM控制器设计

描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法.针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法.该方法通过充分利用SDRAM的切换BANK存取操作并采用指令计数的方式进行读写状态转换,在PAL→VGA实时视频采集系统中实现了利用一片SDRAM进行图像缓存.它在实时视频采集系统中图像数据处理方面,具有良好的应用价值.     

3D显示器视频转换系统设计及其FPGA实现

针对SXGA(1280×1024)格式高速视频信号的传输特性,结合FPGA技术设计了适用于43cm(17in)自由立体液晶显示器的3D视频信号转换系统。以FPGA芯片作为显示控制器,采用乒乓操作的设计思想协调两组SDRAM完成不同3D模式下对视频信号的实时读写控制,从而实现多制式的立体显示。该设计方案具有不降低显示刷新率、电路结构简单、设计灵活性高的特点,只要通过适当修改代码即可应用于更大尺寸的立体显示器。对系统硬件组成及工作原理进行了分析,并着重介绍了基于乒乓操作的SDRAM控制器的设计与实现。     

多总线地面测试设备中双SDRAM控制器的设计

针对某型导弹多总线地面测试设备传输数据量大、传输速度高的要求,设计了一种基于乒乓操作的SDRAM控制器作为测试设备数据缓存器.详细介绍了以FPGA为主控器的设计方案,包括SDRAM内部接口设计、数据传输过程以及乒乓操作的实现方法.通过图像发生装置将图像数据发送给测试总线,对控制器功能进行验证,数据读写速率稳定达到125...     

基于PC104的视频采集卡设计

提出了一种基于PC104的视频采集卡的设计方案,给出了基于FPGA的PC104接口的视频采集卡的具体实现方法.采用2片SRAM实现视频的乒乓缓存操作,降低了设计成本.实现了PC104接口的视频采集卡和Vxworks系统PC104主机之间的通信,实现了视频的采集、显示和保存.     

基于FPGA的数字摄像机输出视频DVI显示

从硬件电路设计和EDA设计两个方面,介绍了一种基于FPGA的Camera Link接口数字摄像机输出视频DVI显示的实现方法.从系统的硬件电路入手,介绍了硬件电路的系统设计原理和各组成部分;重点介绍了FPGA内部各模块的划分、实现,包括Camera Link接口模块、前端FIFO控制模块、SDRAM控制模块、乒乓操作控...     

基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。     

一种动态LED背光控制方案及其FPGA实现

针对分辨率为XGA（1,024×768像素）的液晶面板,利用FPGA技术实现高亮度白光LED背光源的动态控制。以FPGA作为主控芯片,获取调节LED背光源的控制信号,并采用乒乓操作协调两组SDRAM以完成对视频信号的实时读写,在保证显示效果的基础上,通过动态调节LED的亮度来达到节能降耗的目的。该方案电路结构简单、设计灵活性高,适当改进后可适用于更大尺寸的LED背光源。     

基于乒乓操作的异步FIFO设计及VHDL实现

目前的PLD(可编程逻辑器件)例如FPGA(现场可编程门阵列)凭借其灵活、方便、资源丰富的优势在很多领域得到了广泛应用.随着其片内存储资源的增加,把FIFO(先进先出)器件集成到PLD中是一种方便地代替专用FIFO芯片的实现方法.根据异步FIFO的设计方法,引入乒乓操作的设计技巧,给出了一种用FPGA实现异步FIFO的设计方案.     

双CMOS成像器同步影像传感系统设计

为了满足双目立体视觉以及多通道视频成像等应用场合对微型化的需求,提出了一种双CMOS成像器同步影像传感系统的设计方法。系统同步获取两个通道的CMOS图像并通过一路视频接口以相同帧率输出影像。系统以CPLD为核心器件,采用乒乓操作实现了对双通道视频数据的存储与传输,并对相应通道的图像以奇数帧和偶数帧的方式输出。CMOS成像器的配置以及数据传输采用模块化的结构设计,使系统的稳定性和灵活性大大提高。实验表明,系统具有良好的显示效果。     

TD-LTE中基于EMIF的数据采集系统设计

基于对TD-LTE无线综合测试仪中DSP与FPGA之间并行数据通信技术的研究与分析,设计了一种基于FPGA的EMIF,可与片内接收模块进行数据传输。DSP在收到中断信号后,将数据通过EMIF传输到FPGA的片内接收模块,两片RAM通过乒乓结构的设计操作,完成对数据的接收。经过仿真、综合、板级验证、联机调试等工作,该设计方案实现了数据的正确传输,已应用于测试仪表的开发。     

基于 FPGA 的图像目标提取系统设计

为了获取感兴趣区域的图像并减小图像传输压力,设计了一套基于FPGA结合SDRAM的图像目标提取系统。首先由FPGA驱动LUPA4000图像探测器工作输出图像,然后将整帧图像乒乓存入SDRAM中,同时将图像送入FPGA,应用目标提取算法获取感兴趣区域的坐标,最后结合坐标信息读取SDRAM中的目标图像进行存储与显示。实验结果表明,LUPA4000以15 f/s(帧/秒)输出图像时,系统能够完成对目标图像的提取。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于SDRAM的Bayer格式图像插值算法硬件设计

针对传统的双线性Bayer格式图像彩色恢复算法效果不理想,提出了一种新算法,设计了一种将其用FPGA实现的硬件方案。改进算法应用梯度变化来增加通道间的相关性,提高线性插值的效果,根据探测器数据输出格式不满足Bayer插值算法要求,设计了一种基于SDRAM,运用乒乓操作和流水线等技术的硬件处理新机制。整个系统采用一片可编程门阵列(FPGA)作为硬件设计载体,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述。试验表明,算法在硬件上工作正常,实时输出的彩色图像在PSNR和目视方面均优于双线性插值算法。基本满足了系统在实时性和图像质量方面的要求。     

一种实时视频压缩系统设计及硬件实现

针对可见光相机CMOS输出大数据量时出现压缩系统 实时传输困难的问题,提出了一种基于ADV212的实时视频压缩方案。 首先根据CMOS视频格式以及ADV212工 作原理,提出利用Custom-specific工作模式为各种格式的视频提供接口,并通过FPGA内部 的块RAM以 及SDRAM的乒乓操作对数据进行缓存,显著地提高了工作效率;之后,为了适用于不同应用 场合,本文 方法实现了码流的存储后传输以及直接传输之间的切换,并通过纠错编码极大地提升了闪存 的纠错能力; 最后,为了验证方法的可行性,基于压缩板以及解压板进行了实验验证。结果表明,压 缩系统可实现 实时稳定的工作,通过软件设置,系统可以实现极高的压缩比,压缩比为80∶1时的平均峰值信噪比(PSNR) 为28.238dB,压缩比为150∶1时的PSNR为26.165dB,解决了在大数据量下压缩系统硬件实现困难以及实时传输困难等问题。     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

基于FPGA的图像高速去雾实时系统设计实现

雾霾使光照条件恶劣,导致采集的视频图像失真.为了解决这个问题,本文采用Altera公司的Cyclone IV系列现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片作为核心,设计了支持多种分辨率的图像高速去雾实时系统.通过RAM的乒乓操作缓存高速数据流,并利用流水线处理的优势实现了限制对比度自适应直方图均衡化(Contrast Limit-ed Adaptive His-togram Equalization,CLAHE)算法的流程.实验结果表明,该系统能处理高达75 帧/秒的视频图像,具有良好的实时去雾功能.     

基于CPLD的LCOS场序彩色视频控制器设计

针对VGA格式的视频输入信号的特性,结合复杂可编程逻辑器件(CPLD)设计了适用于LCOS场序彩色显示的信号控制器.以CPLD为核心,采用乒乓操作思想协调两片外部静态随机存取存储器(SRAM) 对信号进行读写,对数据进行了串并转换,将并行输入的红、绿、蓝视频数据转换为红、绿、蓝子场数据,从而实现场序彩色显示.设计中采用了降低刷新频率的技术,降低了系统功耗.最后运用EDA工具进行了综合仿真.     

嵌入式实时图像处理系统中SDRAM控制器的实现

介绍一种用于嵌入式实时图像处理系统的SDRAM控制器的实现方案.根据实时系统对数据传输速率及连续性的要求,将SDRAM配置为全页突发操作模式,并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器.为配合SDRAM的全页操作模式,并充分利用其高速读写性能,将FIFO设计为基于乒乓操作的流水线结构,实现了数据的无缝缓存.将该方案用于实时红外热成像系统,经实验结果表明,该SDRAM控制器执行效率高,占用资源少,可移植性强.     

AVS编码变换量化和扫描硬件设计与实现

本文提出了满足AVS实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案.该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力.本文根据AVS变换和反变换的特点,设计了RAM行列存储器,实现高速并行转置,同时,提出了利用RAM实现并行扫描的方法及其结构,提供高数据吞吐...     

基于DDR3-SDRAM的图像采集与显示系统

为了改善运动目标拖影现象和满足高分辨率实时图像显示的要求,设计了一种基于DDR3-SDRAM的图像采集系统。系统以FPGA为控制核心,前端采用500万级摄像头OV5640完成图像采集,利用单颗粒DDR3-SDRAM通过分区缓存以及乒乓操作实现数据高效缓存。实验结果表明单颗粒DDR3-SDRAM通过合理分区以及乒乓操作可以有效提高缓存效率,极大程度上改善了缓存速率不足导致的运动目标拖影现象,实现了高分辨率实时图像显示的要求。     

LCoS微型显示器接口电路设计

运用乒乓操作的SRAM缓存结构,给出了一个基于FPGA的显示驱动方案,并结合数字时间比率灰度技术,采用分子场方式成功设计了时分256级灰度的接口系统。仿真及测试结果表明,该系统各项输出符合要求,能够驱动所需的显示屏。通过乒乓操作,有效地提高了显示屏的响应效率,并扩大了其应用范围。