FLI在仿真工程中的应用

通过对VHDL硬件描述语言的外部程序设计语言接口和实现方法进行分析与总结,给出了在ModeIsim等仿真工具中应用该语言接口实现VHDL硬件描述语言与C或C++语言混合仿真的一般方法。详细介绍了由该程序设计语言接口与操作系统进行交互,有效扩展仿真工具的功能,实现虚拟器件、分布式仿真、虚拟输入输出设备等一系列工程应用的方法。     

基于EDA的数据传输系统的HDB3译码器设计

对数据传输系统中的三阶高密度双极性码译码建模方案进行了研究,给出了基于VHDL语言设计的光纤通信系统中利于误码仪测试误码的HDB3译码转换器的VHDL建模和程序设计方法,同时利用EDA技术进行了仿真.     

基于VHDL的半整数分频器的设计

本文介绍了VHDL语言的产生、特点和程序设计的基本语法结构。并以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusⅡ开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。     

VHDL语言在数字电路教学中的探讨

指出了电类专业的学生，应该熟悉掌握VHDL语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍VHDL语言设计的基本内容，然后要求学生完成一个VHDL语言的综合设计。实践表明，这种方法有助于克服学习VHDL语言中的一些难点。     

VHDL在数字逻辑电路设计中的应用方法

VHDL是用于逻辑设计的硬件描述语言,具有齐全的设计技术,应用方法也比较灵活,能够解决信息交换和设计维护方面的困难,文章介绍了VHDL语言在数字逻辑电路设计中的应用方法,以便大家更好地掌握VHDL语言的应用。     

基于SOPC的神经网络方法的软硬协同实现

提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作。整个系统在Altera的cyclone Ⅱ器件上测试,改变以往神经网络采用VHDL语言设计时出现的灵活性较差,不利于新型的神经网络模型移植到FPGA中的劣势。     

VHDL─A:VHDL的扩展

VHDL作为数字系统的硬件描述语言已应用多年，并取得了成功。对于模拟系统尚没有一种IEEE标准的硬件描述语言问世，本文介绍正在标准化进程中的模拟硬件描述语言VHDL─A，该语言是VHDL的扩展，在VHDL的基础上加入了可描述模拟系统的对象、类型和结构。     

数字电子系统的EDA设计方法研究

介绍基于EDA技术的数字电压表的设计.采用CPLD可编程逻辑器件为系统控制核心,用硬件描述语言决定系统功能,找到硬件不变的情况下更新和扩展程序的方法.在Max+PlusⅡ环境下采用VHDL语言实现了数据采集、转换及显示.设计特点为通过软件编程下栽到硬件测试,结果表明数字电压表测量和显示电压达到0～5 V,精度为0.02 V.此种设计方法的数字电子系统具有很强的灵活性.     

基于Xilinx ISE的计数器的几种设计方法的研究

PLD技术已经成为电子设计的主流。以计数器的设计为例,介绍了运用XilinxISE软件进行设计的3种方法：VHDL语言,原理图输入和IP Core实现。通过对设计实例的仿真分析表明：VHDL和原理图的实现方法分别依赖于语言和硬件电路,而IPCore实现法简单、高效,真正实现了EDA工具在电路设计中的强大作用。     

面向对象测试技术研究

面向对象程序设计语言的出现,传统的测试方法已经不能满足面向对象软件测试的需求,面向对象程序设计语言的特性增加了测试的复杂度,提高了测试的难度。对于新的模式和结构,需要通过面向对象的软件测试技术来改变传统测试的策略和方法。     

基于VHDL语言的数字电路测试码自动生成

本文提出了一种新的基于VHDL语言的组合数字电路测试码自动生成方法。在VHDL语言描述组合数字电路的基础上,建一VHDL语言的编译器,并输入为描述被测电路的VHDL语言,输出结果为描述被测电路功能的一系列逻辑表达式。针对这些逻辑表达式,本文详细地介绍了一种能直接产生电路测试码的算法。     

Generation of design verification tests from behavioral VHDLprograms using path enumeration and constraint programming

A method for generation of design verification tests from behavior-level VHDL programs is presented. The method generates stimuli to execute desired control-flow paths in the given VHDL program. This method is based on path enumeration, constraint generation and constraint solving techniques that have been traditionally used for software testing. Behavioral VHDL programs contain multiple communicating processes, signal assignment statements, and wait statements which are not found in traditional software programming languages. Our model of constraint generation is specifically developed for VHDL programs with such constructs. Control-flow paths for which design verification tests are desired are specified through certain annotations attached to the control statements in the VHDL programs. These annotations are used to enumerate the desired paths. Each enumerated path is translated into a set of mathematical constraints corresponding to the statements in the path. Methods for generating constraint variables corresponding to various types of carriers in VHDL and for mapping various VHDL statements into mathematical relationships among these constraint variables are developed. These methods treat spatial and temporal incarnations of VHDL carriers as unique constraint variables thereby preserving the semantics of the behavioral VHDL programs. Constraints are generated in the constraint programming language CLP(R) and are solved using the CLP(R) system. A solution to the set of constraints so generated yields a design verification test sequence which can be applied for executing the corresponding control path when the design is simulated. If no solution exists, then it implies that the corresponding path can never be executed. Experimental studies pertaining to the quality of path coverage and fault coverage of the verification tests are presented     

基于FPGA的钢丝绳漏磁无损检测系统设计

提出一种以现场可编程门阵列（FPGA）为硬件核心的钢丝绳漏磁无损检测系统设计方案,设计了外围电路并对嵌入式IP软核进行了配置。利用C语言和VHDL硬件描述语言编写了检测系统软件程序。实验表明该系统具有功耗低、运算能力强、精度高、便于携带等优点。     

基于VHDL语言的译码器设计

在介绍译码器工作原理的基础上,介绍了用VHDL语言实现译码器的设计方案,给出了用VHDL语言实现译码器的源程序,并用Max+plusII工具软件对其进行了模拟仿真验证。     

VHDL语言在数字电路实验中的应用

传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。     

基于VHDL语言的编码器设计

文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。     

基于FPGA的曼彻斯特编解码器研究

从DTI中曼彻斯特码的帧结构出发,使用VHDL硬件描述语言,采用自顶向下的设计方法设计了曼彻斯特编解码器。所编写VHDL源程序经Xilinx公司的ISE开发软件和Modelsim仿真工具进行调试优化和仿真,并在Xilinx公司的FPGA开发芯片XC3S1200E中进行了验证,结果表明,用FPGA可以很好的实现DTI中曼彻斯特编解码器。     

数控系统中基于CPLD的步进电机驱动模块的设计

介绍一种采用大规模可编程逻辑器件CPLD来控制步进电机的方法,对电机的控制方式为四相八拍。通过对CPLD进行编程,从而对电机达到启动,停止,正转,反转的控制。采用的编程语言为VHDL语言,使用的编程环境为MAX＋PLUS II。最后通过软件仿真达到精确的仿真结果。     

基于CPLD的LED显示屏控制技术研究(II)软件程序设计与分析

在已经使用CPLD实现了串行数据接收、存储以及所接收信息的显示硬件电路设计的基础上,给出了系统软件功能分析、设计过程,以VHDL硬件描述语言开发了串口通信,存储器控制和LED屏扫描程序等相应软件。对软件设计与实现过程中遇到的问题和解决方法进行了详细讨论。结果表明:仿真过程是软件分析验证为基础,该软件设计可下载到硬件中,由微计算机控制显示内容,并能脱机运行,在掉电的情况下能保存所显示的信息,开机即可以正常显示。