共查询到20条相似文献,搜索用时 562 毫秒
1.
本文设计了一种基于TD-SCDMA的无线传感网络验证系统的总体方案,搭建了传感器节点和网关系统的硬件平台,实现了相应的软件模块,测试结果表明提出的验证系统方案可行。利用研制的验证系统,初步实现了智能家居功能。 相似文献
2.
3.
4.
5.
无线传感器网络(Wireless Sensor Network, WSN)节点规模大、部署场合多样,现场更新较为困难。为实现无线传感器的远程灵活配置,同时满足其低成本、低功耗要求,提出一种基于现场可编程门阵列(Field Programmable Gate Arrays, FPGA)的远程可重构无线传感器设计方法。该方法在ZigBee网络基础上自定义远程访问协议和无线上传算法,并通过XBee模块进行远程通信;无需外部控制芯片或内部软核处理器,直接将接收到的配置信息通过FPGA传感器内部顶层状态机和ICAPE2原语写入FLASH配置空间,经多重校验后启动重构命令完成无线传感器节点的远程更新。实验针对6个传感器节点进行远程更新验证,结果表明,该方法相比于同类FPGA远程重构方法具有更低的功耗和更少的资源消耗,适用于大规模WSN节点的远程更新配置。 相似文献
6.
在无线传感器网络中,由于传感器节点的能源十分有限,节能是设计的首要因素。然而,无线传感器网络的多业务在现实生活应用中对QoS(服务质量)都有不同的需求,这就使得WSN网络的QoS研究成为了专家学者们的主要研究方向。在WSN网络拓扑结构和业务类型的研究基础上,使用网络模拟器(Network Simulator Version 2,NS2)来搭建基于多业务共存的星型以及对等结构两种WSN网络仿真平台,建立多种业务流量模型,实现以无线传感器网络协议、流量模型、拓扑为基础的功能模块化设计;并对无线传感器网络关键性能进行了仿真模拟,实现延时、吞吐量、能耗等关键性能的分析。 相似文献
7.
8.
9.
ZigBee和GPRS技术在无线监控系统中的应用 总被引:1,自引:0,他引:1
为了使家居系统摆脱各种线缆的羁绊,设计了一种基于ZigBee和GPRS技术的智能家居系统。采用MSP430单片机和无线射频模块CC2420搭建了一个符合ZigBee规范的星型传感器网络,对温度、煤气、人体入侵进行实时采集,并通过GPRS网络对系统进行实时监控。实验结果表明,系统功耗小、可靠性高,是一种理想的智能家居实现方式。 相似文献
10.
11.
12.
针对实际应用需求,结合Basic-RF无线通信技术、网络通信技术和GSM通信技术设计了一种基于Basic—RF的家居环境监测预警系统。系统由信息处理子系统和无线传感器网络子系统两部分组成,无线传感器网络子系统利用CC2530的Basic.RF双向无线通信协议结合应用层算法构建,信息处理子系统以STM32单片机为核心,利用ENC28J60网络模块以及SIM900A短信模块实现数据的远程传输。用户可通过上网设备方便地监测家居环境数据。当环境异常时会及时收到报警短信。实验结果表明,该系统具有稳定性高、实用性强、灵活性好的优点,对家居环境监测和预警具有广泛的应用前景。 相似文献
13.
14.
15.
为了实现现代大型仓储、物流、超市对条码扫描设备的无线、长通信距离的要求,设计了一种基于无线传感器网络的智能条形码识别系统。该系统采用CC2430芯片为主要通信芯片,应用基于无线传感器网络操作系统TinyOS的CTP协议,从而有效地增加了通信距离。智能化的工作界面由C#编程语言编写,实现了商品的出库、入库、查询、智能提醒等功能。 相似文献
16.
介绍了ZigBee无线传感器网络,将ZigBee技术应用到智能家居系统中。提出了一种以ZigBee技术为基础的智能家居系统设计方案。阐述了无线传感器网络的总体构成,以CC2430无线芯片为核心,选取了合适的ZigBee模块进行了硬件电路设计。研究并分析了ZigBee技术。设计并实现了串口收发程序,传感器程序,以及节点间的无线通信程序,并根据ZigBee协议,使节点组成树状网络,最终实现系统的监测与控制。结果表明,本系统运行稳定,达到了设计目的,有着广泛的应用前景。 相似文献
17.
本文提出了一种基于ZigBee无线通信技术的智能家居系统的设计及实现方案,采用了以控制系统为中心、ZigBee无线传感网络为外围通信网络的结构来构建整个智能家居系统,解决了传统总线方案的不足。 相似文献
18.
本文针对多媒体传感器网络的典型应用智能家居系统,抽象出系统模型.为使网内多媒体数据方便快捷地提供给用户,设计了支持连接外部多种异构网络的网关.网关在接入PSTN网络的设计中,我们采用HDLC(高级数据链路控制)协议以确保数据信息的可靠互通,并基于FPGA技术设计和实现了HDLC控制协议.进而,为了提高HDLC芯片的处理效率,接收缓存设计为一个多Block FIFO模式,支持多个Block的并行读写.本文设计的多Block接收缓存,包括独立BRAM和共享BRAM两种方式,旨在适应多种需求,并有效减少对CPU的中断.最后,我们通过Modelsim对基于FPGA的HDLC芯片进行仿真,验证读写控制、收发、时隙、中断等功能,并且在实际测试板上运行测试通过. 相似文献
19.