6～18 GHz GaAs射频前端多功能MMIC

基于GaAs单片微波集成电路(MMIC)工艺设计并制备了一款宽带射频前端多功能电路芯片,其包含功率放大器、限幅低噪声放大器(LNA)和收发开关.功率放大器采用平衡式结构同时选择合适的匹配网络实现宽带匹配;限幅器第一级采用功分结构提高耐功率能力;LNA前三级采用电流复用拓扑结构实现低功耗,最后一级采用自偏置结构增加动态范围;天线端的开关具有较高的功率容量,保证信号经过开关后不会压缩而导致发射支路输出功率不足.测试结果显示,电路在6～ 18 GHz频带内,接收支路噪声系数典型值为3.7 dB,增益约为27 dB,1 dB压缩点输出功率典型值大于7 dBm,功耗约为140 mW,能耐受1W的连续波输入功率;发射支路饱和输出功率大于30 dBm,功率附加效率典型值为26％.     

E/D GaAs PHEMT多功能MMIC设计

基于E/D GaAs赝配高电子迁移率晶体管(PHEMT)工艺研制了Ku波段多功能MMIC芯片。该MMIC集成了数字驱动器和微波电路,内含6bit数控移相器、6bit数控衰减器、3个低噪声放大器、4个数控单刀双掷开关、多个TTL数字驱动器。其中两个低噪声放大器采用了电流复用技术,总直流功耗小于275mW,实现了节能。测试结果表明:发射支路增益大于2dB,输出P1dB大于9dBm;接收支路增益大于10dB,输出P1dB大于7dBm,噪声系数小于8dB。相对移相误差均方根值(RMS)在发射和接收模式下均小于6°,附加调幅小于1.5dB;衰减误差RMS小于0.7dB,附加调相小于4°。     

K波段收发多功能GaAs MMIC芯片

介绍了一种基于0.15μm GaAs pHEMT功率工艺的K波段收发一体多功能芯片。该多功能芯片包含了功率放大器和低噪声放大器及收发开关。接收支路19.6~23.0GHz内增益大于23dB,增益平坦度为±0.2dB,输入输出驻波均小于1.8,噪声低于3.5dB;发射支路21~23GHz内输出驻波小于2.2,输入驻波小于2,增益大于25.6dB。在22GHz时饱和输出功率为23.3dBm,饱和电流170mA,效率达到25.2%。该多功能芯片接收/发射由单刀双掷开关控制。芯片尺寸为:4.1mm×2.75mm×0.05mm。     

基于GaAs PHEMT的5～12 GHz收发一体多功能芯片

基于GaAs赝高电子迁移率晶体管(PHEMT)工艺,研制了一种5～ 12 GHz的收发一体多功能芯片(T/R MFC),其具有噪声低、增益高和中等功率等特点.电路由低噪声放大器和多个单刀双掷(SPDT)开关构成.为了获得较低的噪声系数和较大的增益,低噪声放大器采用自偏置三级级联拓扑结构;为了获得较高的隔离度和较低的插入损耗,SPDT开关采用串并联结构.测试结果表明,在5～ 12 GHz频段内,收发一体多功能芯片的小信号增益大于26 dB,噪声系数小于4 dB,输入/输出电压驻波比小于2.0,1 dB压缩点输出功率大于15 dBm.其中,放大器为单电源5V供电,静态电流小于120 mA;开关控制电压为-5 V/0 V.芯片尺寸为2.65 mm×2.0 mm.     

基于GaN HEMT的13～17 GHz收发多功能芯片

基于GaN高电子迁移率晶体管(HEMT)工艺设计制作了一款收发(T/R)多功能芯片(MFC),主要用于射频前端收发系统.该芯片集成了单刀双掷(SPDT)开关用于选择接收通道或发射通道工作,芯片具有低噪声性能、高饱和输出功率和高功率附加效率等特点.芯片接收通道的LNA采用四级放大、单电源供电、电流复用结构,发射通道的功率放大器采用三级放大、末级四胞功率合成结构,选通SPDT开关采用两个并联器件完成.采用微波在片测试系统完成该芯片测试,测试结果表明,在13～ 17 GHz频段内,发射通道功率增益大于17.5 dB,输出功率大于12W,功率附加效率大于27％.接收通道小信号增益大于24 dB,噪声系数小于2.7 dB,1 dB压缩点输出功率大于9 dBm,输入/输出电压驻波比小于1.8∶1,芯片尺寸为3.70 mm×3.55 mm.     

毫米波高性能收发多功能芯片

利用0.15μm GaAs PHEMT工艺,研制了一款集成功率放大器和低噪声放大器的毫米波多功能单片。发射支路功率放大器采用三级放大拓扑结构,在32~36GHz内,在6V工作电压下,线性增益23dB,增益平坦度优于±0.75dB,输入/输出驻波小于1.3,饱和输出功率30dBm,功率附加效率约30%。接收支路低噪声放大器采用三级放大拓扑结构,在5V、30mA工作电压下,在32~37GHz内,线性增益23.5dB,增益平坦度优于±1dB,噪声系数小于2.5dB,1dB压缩输出功率大于6dBm。该芯片面积为3.67mm×3.13mm。     

2.45 GHz 0.18 μm全差分CMOS低噪声放大器设计

设计了一个基于TSMC 0.18 μm CMOS工艺的2.45 GHz全差分CMOS低噪声放大器.根据电路结构特点,采用图解法对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;设计了仅消耗15 μA电流的偏置电路;采用在输入级增加电容的方法,在改善输入匹配网络特性的同时,解决了栅极电感的集成问题.仿真结果表明:LNA噪声系数为1.96 dB,功率增益S_(21)超过20 dB,输入反射系数S_(11)和输出反射系数S_(22)分别小于-30 dB和-20 dB,反向功率增益S_(12)小于-30 dB,1 dB压缩点和三阶互调输入点IIP3分别达到-17.1 dBm和-2.55 dBm,整个电路在1.8 V电源下功耗为22.4 mW.     

用于相控阵雷达的高线性度低噪声放大器

基于IBM 0.18 μm SiGe BiCMOS工艺,提出了一种用于Ku波段相控阵雷达的高线性度低噪声放大器。该放大器采用2级级联结构,第1级优化可获得最小的噪声性能,第2级优化可提高电路的增益和线性输出功率。为了提高线性度,第2级采用了具有线性补偿功能的线性化偏置电路。仿真结果表明,在中心频率为16.5 GHz,带宽为2 GHz的频带范围内,噪声系数小于3.9 dB,其最小值为3.22 dB,功率增益大于23.5 dB,输出1-dB压缩点在中心频率处大于6.5 dBm。在3.3 V电源电压下,静态功耗为66 mW,芯片面积为(1 245×580) μm²。     

一种高精度宽带幅相控制多功能MMIC

利用0.15μm GaAs E/D PHEMT工艺研制了一款C-X波段多功能MMIC芯片,集成了2个驱动放大器、1个6位数控移相器、1个6位数控衰减器、4个单刀双掷开关、数字驱动器、均衡器和增益调节电路。其中移相器基于新颖的"非折叠式"兰格耦合器、改进的反射型负载,具有移相精度高、插入损耗小等优点,并内部集成对应的数字逻辑驱动电路,简化使用。多功能芯片测试结果表明:工作频带内移相误差均方根值(RMS)在发射和接收模式下均小于3°,所有移相态增益变化RMS小于0.3dB;衰减误差RMS小于0.5dB,附加调相从-4°~+6°。发射支路增益大于4dB,输出P1dB大于12dBm;接收支路增益大于3dB,输出P1dB大于10dBm。     

A Wide-Band Low Noise Amplifier for Terrestrial and Cable Receptions

提出并设计了一种用于数字电视接收调谐芯片的宽带低噪声放大器.该设计采用0.35μm SiGe BiCMOS工艺,器件的主要性能为:增益等于18.8dB,增益平坦度小于1.4dB,噪声系数小于5dB,1dB压缩点为-2dBm,输入三阶交调为8dBm.在5V供电的情况下,直流功耗为120mW.     

2～20GHz分布式单片放大器设计

介绍了一种采用0.15μm GaAs PHEMT工艺设计加工的2～20 GHz宽带单片放大器,为了提高电路的整体增益和带宽,在设计电路时采用两级级联分布式结构。此种电路结构不仅能够增加整体电路的增益和带宽,还可以提高电路的反向隔离,获得更低的噪声系数。利用Agilent ADS仿真设计软件对整体电路的原理图和版图进行仿真优化设计。后期电路在中国电子科技集团公司第十三研究所砷化镓工艺线上加工完成。电路性能指标:在2～20 GHz工作频率范围内,小信号增益>13.5 dB;输入输出回波损耗<-9 dB;噪声系数<4.0 dB;P-1>13 dBm。放大器的工作电压5 V,功耗400 mW,芯片面积为3.00 mm×1.6 mm。     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。     

0.18 μm CMOS射频低噪声放大器设计

基于TSMC 0.18μm RFCMOS工艺,设计了一种工作于2.4 GHz频段的低噪声放大器。电路采用Cascode结构,为整个电路提供较高的增益,然后进行了阻抗匹配和噪声系数的性能分析,最后利用ADS2009对其进行了模拟优化。最后仿真结果显示。该放大器的正向功率增益为14 d B,噪声系数小于2 d B,1 d B压缩点为-13 d Bm,功耗为7.8 m W,具有良好的综合性能指标。     

Design of a low noise distributed amplifier with adjustable gain control in 0.15μm GaAs PHEMT

正A low noise distributed amplifier consisting of 9 gain cells is presented.The chip is fabricated with 0.15-μm GaAs pseudomorphic high electron mobility transistor(PHEMT) technology from Win Semiconductor of Taiwan.A special optional gate bias technique is introduced to allow an adjustable gain control range of 10 dB.A novel cascode structure is adopted to extend the output voltage and bandwidth.The measurement results show that the amplifier gives an average gain of 15 dB with a gain flatness of±1 dB in the 2-20 GHz band.The noise figure is between 2 and 4.1 dB during the band from 2 to 20 GHz.The amplifier also provides 13.8 dBm of output power at a 1 dB gain compression point and 10.5 dBm of input third order intercept point(IIP3),which demonstrates the excellent performance of linearity.The power consumption is 300 mW with a supply of 5 V,and the chip area is 2.36×1.01 mm~2.     

A Multimode Transmitter in 0.13 μm CMOS Using Direct-Digital RF Modulator

This paper presents a system-independent transmitter architecture based on a direct-digital RF-modulator which combines the D/A conversion, up-conversion, unwanted sideband rejection, power control, and part of the digital image-rejection filtering into a single mixed-signal circuit block. The multimode capability of the architecture is demonstrated with WCDMA, EDGE, and WLAN system requirements. The modulator achieves 90 dB of power control range and with an external power amplifier module, WCDMA EVM of less than 2% from signal powers of -20 dBm to +25 dBm. The noise floor level defined by the quantization noise at 190 MHz offset from the carrier is -150 dBc/Hz measured at the output of the PA with +25 dBm signal power. The analog power consumption with the maximum signal power level is 92 mW and scales down to 46 mW when reducing the signal level to -43 dBFS. The digital power consumption is 65 mW. The chip is implemented with a standard 0.13 mum 1.2 V digital CMOS with total silicon area of 4 mm².     

W波段集成化收发组件设计北大核心CSCD

基于混合微波集成电路技术(HMIC)设计了一种W波段小型化高频收发组件。该收发组件由固态发射机、环形器和接收机三部分组成。发射支路输入信号经过倍频放大后进入二选一开关,输出到天线自检口或经由环形器输出。为了实现高输出功率,该组件采用功率合成的设计思想,通过3 dB波导桥结构实现对两路功放的合成,解决了单个单片功率放大器的输出功率有限的问题。所设计的收发组件整体尺寸为125 mm×90 mm×26.5 mm。实测结果表明,在90~96 GHz工作频带范围内,遥测电压4.23 V。该收发组件的发射部分输出功率范围为33.6~35.4 dBm,开关隔离度大于110 dB;接收部分增益范围为30.2~33 dB,噪声系数小于6.5 dB。该组件具备良好的射频性能,同时实现了高集成度、大功率、高增益、高隔离度的要求。     

C波段高效率高线性GaN MMIC功率放大器

基于SiC衬底0.25μm GaN HEMT工艺,设计实现了一款C波段、高效率和高线性的单片微波集成电路(MMIC)功率放大器。通过优化电路匹配结构,选择合适的有源器件和恰当的直流偏置条件,实现低视频漏极阻抗;利用后级增益压缩和前级增益扩张对消等手段,实现高功率附加效率和好的线性指标。功率放大器芯片尺寸为2.35 mm×1.40 mm。芯片测试结果表明,在3.7~4.2 GHz频率范围内,漏极电压28 V、末级栅极电压-2.2 V、前级栅极电压-1.8 V和连续波条件下,该功率放大器的小信号增益大于25 dB,大信号增益大于20 dB,饱和输出功率大于39 dBm,在输出功率回退至32 dBm时,功率附加效率大于30%,三阶交调失真小于-37 dBc。     

一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

A DC-11.5 GHz Low-Power, Wideband Amplifier Using Splitting-Load Inductive Peaking Technique

A DC-11.5 GHz low-power amplifier is developed in commercial 0.13 mum, CMOS technology. This amplifier design is based on a three-stage shunt-feedback inverter-configuration with splitting load inductive peaking technique. The peaking inductor is placed at the gate of the nMOS to compensate gain roll-off of the inverter stage and extend its operating bandwidth. This amplifier achieves a gain flatness of 13.21 dB from dc to 11.5 GHz with I/O return losses better than 17 dB at a power consumption of 9.1 mW. The measured noise figure is less than 5.6 dB between 1-11 GHz. The output P1 dB is 8 dBm and input third-order intercept point is 10 dBm. The total chip size is 0.34 mm² including all testing pads, with a core area of only 0.08 mm².     

一种带功率检测和自适应偏置的CDMA功率放大器

设计了一款包含功率检测和自适应线性化偏置电路的CDMA功率放大器,功率检测器能根据输入信号的大小来调整功率管的偏置点,大幅提升低功率输出时的效率,从而提升系统整体效率;自适应线性化偏置能有效抑制功率放大器的增益压缩和相位失真,改善其线性度.采用2 μm InGaP/GaAs HBT晶体管工艺成功流片,测试结果表明,与普...