基于FPGA的高分辨率全景图像处理平台

以 FPGA 为核心,利用其内部的 Avalon 总线技术,在 SoPC Builder 中将 Flash 和 SRAM 从外设及自己设计的两个 DMA 采集和 DMA 显示主外设集成到一个 Avalon 系统中,构建出基于 FPGA的全景图像实时处理平台。结果证明,本系统可以完成对分辨率为2 048×2 048、15f/s 的 Camera Link接口全景图像的实时采集、存储并解算成适于观察的柱面图像,并以1024×768的分辨率实时显示。     

基于FPGA+DSP的智能车全景视觉系统

为实现智能车全景视觉系统的应用研究平台,设计了一种基于FPGA+双DSP的实时6通道数字图像采集与处理系统.该系统由两片FPGA与两个DSP组成.第一个FPGA进行多通道视觉图像采集的同步控制、逻辑处理,第二片FPGA辅助DSP进行海量图像数据的高速并行处理.两个ZBTSRAM芯片作为数据输入和输出的高速缓存,每通道的...     

高速CMOS图像存储与实时显示系统设计

针对遥测系统图像单元存在数据量大、速度快、无法直接存储显示等问题,设计了一种高速图像存储与实时显示系统。系统以Spartan 6系列现场可编程门阵列(FPGA)作为核心处理器,使用Full模式Camera Link接口采集CMOS相机输出的图像数据,利用DDR3乒乓缓存技术将图像数据写入由SATA控制器组成的磁盘阵列中,并且通过千兆以太网接口将处理后的数据上传至计算机;图像数据采用抽帧以及降低分辨率的形式,将其转换为1 024×768像素的VGA分辨率格式,最后通过VGA接口对图像进行实时显示。实验结果表明,该系统能够对分辨率为2 048×2 048像素、帧频为150 f/s的高速图像数据进行长时间存储与实时显示。     

基于FPGA的折反射全景图像查表实时展开

为设计嵌入式折反射全景实时成像系统,在FPGA上通过查表实现折反射全景图像展开,并结合FPGA特点,采用图像分块展开、时间隐藏数据读写技术、FPGA流水线等方法提高展开速度。实验表明,将1024×768 YUV 4∶2∶2格式源图像展开为1280×256 YUV 4∶2∶2格式目标图像,速度可达100fps,展开速度比基于单像素的全景查表展开提高约12倍。     

基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

基于FPGA的实时双目图像采集与预处理系统设计

针对目前智能交通监控系统中动态目标数据量大、噪声干扰多、实时性要求高等问题,设计了基于FPGA的实时双目图像采集与预处理系统。利用FPGA的并行特性和流水线技术,实时采集双通道图像数据,且通过DDR3 SDRAM缓存,再将其用拼接方式输出显示;采用像素排序流水线操作,实现了基于FPGA的并行中值滤波算法,提高了算法处理速度。试验结果表明,所设计的双目图像采集与预处理系统能够实现图像的实时采集与显示,并能快速地进行图像降噪处理。     

基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

新型光电混合相关器的图像识别研究

研究并设计了一种基于＂FPGA＋DSP＋ARM＂架构的新型光电混合相关器。该系统采用DSP与FPGA完成目标图像的采集、预处理以及畸变不变处理,采用光学处理模块实现联合图像的傅立叶变换,得到联合功率频谱,最后,S3C2440完成对该频谱的采集、振幅调制滤波、傅立叶逆变换以及图像识别。大量的实验表明：该光电混合相关器实现了图像识别的智能化、实时化及小型化,具有较强的实用价值。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

航空发动机高速振动智能检测监控系统设计与实现

设计了一种航空发动机高速振动智能检测监控系统,系统采用CPCI和模块化架构实现;针对航空发动机高速振动信号的特征,设计了基于DSP的信号采集与处理模块,实现同步采集多路振动信号并进行数据处理;利用FPGA和PowerPC设计信号智能检测与数据记录模块;通过多线程DSP软件实现振动数据的智能检测和监控;试验测试和验证结果表明,系统满足飞行安全实时检测监控工程应用的需求。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。     

基于FPGA+DSP的数据采集与实时处理系统的设计

针对数据采集系统的大数据量处理要求,以及系统的实时性问题,提出了一种克服各自劣势,FPGA和DSP相结合的实时数据采集和处理系统。阐述了系统的工作原理及各功能模块的构成,该系统由FPGA模块、DSP模块、采集模块、数据传输模块、电源模块组成,通过对此系统的调试分析,实现了数据的实时采集与处理。该数据采集和处理系统结构灵活、控制简单、可靠性高,具有较大的实用价值。     

基于C64x的红外双波段图像融合处理系统的设计与实现*

设计并实现了一种红外双波段图像融合系统,该系统采用高性能的TMS320C6414 DSP进行图像处理,通过FPGA实现的Link口以LVDS信号进行图像数据传输,满足了图像融合系统中图像处理能力和图像数据通信能力的要求。在硬件系统的基础上,还专门设计开发了系统监控软件,实时监控系统状态,实时管理并分配系统资源,为图像处理算法提供一个可靠、高效、方便的工作平台。     

FPGA+DSP架构的HD-SDI高清图像处理系统设计

随着图像处理技术及传感器技术的不断发展,高清数字图像取代模拟图像成为一种趋势。设计了一种基于HDSDI技术的高清图像处理系统,可通过FPGA+DSP架构对1080P全高清图像进行采集和字符叠加,并实时进行目标提取和偏差量计算。叠加视频可通过DVI数字接口或模拟接口实时显示。利用图像高分辨率特性,系统可实现运动目标精确跟踪。     

基于FPGA和DSP的人民币图像鉴别平台设计

实现了一种高速采集、实时处理、适用于新国标A类机的人民币图像鉴别处理平台。该平台采用ADC量化CIS的输出作为系统输入,FPGA、DSP作为处理核心,得到的人民币信息被发送到鉴别仪的主控模块作为真假币的判别依据。该系统可以以子系统形式整合到鉴别仪中,具有很好的应用前景、良好的可升级性和鲁棒性。     

基于FPGA的双通道实时图像处理系统

针对基于PC机式图像处理系统实时性不强,FPGA+DSP模式成本高、资源利用不充分、设计难度高等问题,设计了一种新的双通道实时图像处理系统.以一片FPGA芯片为核心处理器,利用红外热像仪和CCD摄像机采集视频图像,经AV视频线送至ADV7180完成视频解码,图像处理模块通过Verilog语言、内嵌DSP硬核以及Nios II处理器予以实现.实验表明,系统实时性强、图像处理效果良好,并具有成本低、设计简单、应用灵活等特点.