TD—SCDMA系统中Viterbi算法研究与改进

文中首先简单地说明Viterbi译码算法原理，接着分析Viterbi译码算法设计及伪代码实现，然后根据软判决和硬判决对译码性能的影响以及改进的译码器和MATLAB库函数的译码器作了仿真比较．仿真表明：改进的译码器具有良好的性能．     

基于卷积纠错编码的直扩系统性能分析与仿真

扩频与信道编码技术均能实现通过增加带宽换取信噪比的降低和误比特率的下降.为了分析在卷积纠错编码与直扩相结合的情况下,卷积纠错编码对系统性能的影响,本文设计了基于卷积纠错编码的直扩通信系统,利用Matlab/Simulink仿真平台建立了系统仿真模型,仿真结果表明,在卷积编码直扩通信系统中,在码率和约束长度一定时,卷积码采用Viterbi译码的软判决方式比采用硬判决方式更能有效遏制误码情况的发生,并且卷积码的码率对系统性能的影响也十分明显.     

联合解调与Viterbi译码算法的改进

本文分析了在第三代移动通信系统中，将数据解调和卷积码译码结合的译码方法，并与传统的Viterbi软判决译码和硬判决译码算法进行了比较。在3GPP所规定使用的调制和编码方式下进行了仿真，结果表明，在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低1—2dB。本文给出的方法也可推广到其它通信系统中。     

高阶调制系统中Viterbi译码的改进算法

本文分析了高阶调制通信系统中将解调和卷积码的译码联合的解码方法,并与传统的Viterbi软判决译码和Viterbi硬判决译码算法进行了比较.仿真结果表明,在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低0.2-0.3dB.本文给出的方法也可推广到更高阶调制通信系统中.     

一种新的π/4DQPSK解调译码方案

本文提出了一种新的π/4DQPSK解调译码方案.该方案利用非冗余纠错差分解调的硬判决信息对Viterbi软判决译码时的量度加权,从而改变了传统的差分解调结合软判决译码的量度值,使差分解调软输出的信噪比得到改善,提高了Viterbi软判决译码的性能.计算机仿真表明,相对于传统的差分解调结合软判决译码,该算法在误比特率BER为10-5时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.这使得在普遍采用差分解调软判决译码的卫星通信系统中系统容量和通信质量都得到显著改善.     

一种新的解调译码方案

提出了一种多码元差分检测与软判决译码相结合的解调译码方案。该方案利用差分编码后载波相位之间的相关性,将多阶差分的联合信息用于Viterbi算法,从而实现了多码元检测与Viterbi软判决译码的结合。对该方案进行了计算机仿真,仿真结果表明,在误比特率为10~(-4)时,在AWGN信道中相对于传统的差分检测结合软判决译码,性能提高约1．6dB,在Rician衰落信道中性能同样有明显改善。该方案实现简单。对于功率受限的卫星通信系统,具有重要意义。     

基于FPGA的软判决Viterbi译码实现

根据系统高速、稳定的要求,采用FPGA技术实现了针对(2,1,7)卷积编码的软判决Viterbi译码器.考虑到芯片的速度、面积和功耗,通过对Viterbi译码和前端接口部分设计的若干优化算法进行研究和讨论,选择4bit量化、差分软译码、大回朔深度和最小状态判决准则等方案以保证性能.采用全并行ACS结构和寄存器交换法以提高速度,并且采用分支度量预计算、度量存储溢出控制及对译码器其他部分的优化设计,在保证时序稳定的情况下有效减少了硬件消耗.     

衰落信道下卷积码的软判决译码

本文将交织、信道输出软信息、信道特征软信息相结合,研究Rayleigh衰落信道下卷积码的Viterbi软判决译码,在利用和不利用信道状态信息(CSI)两种情况下给出软判决的支路度量计算公式和性能仿真结果,计算了卷积码的性能上界;研究了解调器输出量化门限(量化级数目、量化间距)对译码性能的影响.结果与硬判决译码及AWGN信道的相关结论进行了比较.     

级联系统中的软输出及软判决

在数字通信系统中 ,经常会遇到将两个Viterbi译码级联起来的情况。对于一个将两个Viterbi译码级联起来的系统 ,我们希望内部的Viterbi译码能够软输出 ,从而使外部的Viterbi译码能够软判决 ,这样可以大大提高系统性能。本文正是基于此目的 ,研究了Viterbi算法的软输出及其软判决问题 ,并在已有算法的基础上提出了一种新的软判决引导的方法。     

一种咬尾卷积译码的修正算法

在LTE系统中,物理广播信道和物理下行控制信道均采用了咬尾卷积编码,咬尾卷积编码拥有很多优良的性能.针对咬尾卷积译码,提出了一种基于Viterbi译码的修正算法——正逆序结合译码算法,根据分支度量确定误码在数据帧的分布,最后确定采用正序还是逆序译码结果.仿真结果表明,Viterbi的修正方法有效地降低了系统误码率,而且具有普适性,适合应用于LTE系统.     

BER performance with soft and hard decision decoder for coherentoptical DPSK systems corrupted by phase noise

The performance of coherent optical communication systems is significantly degraded by semiconductor laser phase noise. A rate 1/2, constraint length K=7, convolutional error correcting code with Viterbi decoding is used to improve a 3.5-10 Mbit/s DPSK system. Error correcting coding demonstrates the reduction of the influence of phase noise on BER performance, and significantly lowers the BER floor. Soft decision decoding and hard decision decoding performance is investigated and compared     

Soft-Decision Decoding of Punctured Convolutional Codes in Asynchronous-CDMA Communications Under Perfect Phase-Tracking Conditions

In this paper, the performance of punctured convolutional codes of short constraint lengths is discussed. The punctured codes are used to provide error protection to a particular user in an asynchronous CDMA system. A perfect phase reference is assumed to be available throughout this paper. A slow fading Rician channel is assumed. Maximum likelihood decoding through a Viterbi algorithm is used to decode the information symbols. Soft-decision decoding of punctured convolutional codes is considered in this paper. The upper bounds with Viterbi decoding are derived and plotted for the various punctured codes considered. The simulated results are found to agree very well with their upper and lower bounds.     

Viterbi译码器的应用及其硬件设计与实现

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用.文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出.仿真表明:改进的译码器具有良好的性能.     

Viterbi decoding of the (63, 57) Hamming code-implementation andperformance results

Use of the Viterbi decoder to decode the (63, 57) Hamming code is considered, Implementation and performance of systematic and nonsystematic codes are addressed. It is shown that a Viterbi decoder for the constraint length seven, rate-½ convolutional code can be used to decode both systematic and nonsystematic (63, 57) Hamming codes, but an additional step is needed to complete the decoding of the systematic code. Bounds and simulation results for postdecoding bit-error probability are given and it is shown that the systematic code performs 0.4 dB better than the nonsystematic code. A heuristic explanation is provided     

维特比均衡算法

基于符号级维特比译码算法,将信道等效为一时变卷积编码器,提出了一种将信道均衡和信道译码相结合的技术——维特比均衡。重点研究了采用维特比均衡技术的单载波系统,并对比给出了采用频域均衡技术和维特比均衡技术,系统误码性能随信噪比的变化曲线及系统的计算复杂度。仿真结果表明：信道的等效脉冲响应滤波器长度较长时,维特比均衡技术明显改善了系统的误码性能,然而系统的复杂度也随之增加。     

A Multiple Stack Algorithm for Erasurefree Decoding of Convolutional Codes

A new algorithm for erasurefree sequential decoding of convolutional codes is introduced which achieves low error probabilities at substantially higher decoding speeds than the Viterbi decoding algorithm. The algorithmic properties of the Multiple Stack Algorithm (MSA) are investigated and it is demonstrated that the MSA reaches a decision with an exponentially rather than Pareto distributed computational effort. The MSA's error probability on the binary symmetric channel is studied as a function of its parameters and its performance and complexity compared to that of the Viterbi algorithm. The MSA is seen to achieve equal and lower error probabilities with a significantly lower average decoding effort. The new algorithm can thus be considered an attractive alternative to the Viterbi algorithm where low error probabilities and high decoding speeds are required simultaneously.     

IEEE802.16e标准下LDPC码译码性能分析

LDPC码是一种逼近香农极限的线性分组码。对IEEE802.16e标准下LDPC码校验矩阵的构造及硬判决算法、BP算法、Log-BP算法和Min-Sum算法原理进行了简单介绍。基于Matlab仿真对不同码长译码性能及不同方法译码性能进行分析比较,结果显示随着码长的增加LDPC译码性能变好,讨论的几种译码算法中硬判决译码性能较差,Min-Sum译码好于硬判决译码,但稍差于BP译码和Log-BP译码,BP译码和Log-BP译码性能较好且基本一致。     

改进型全并行Viterbi译码器设计与实现

卷积码作为一种重要的前向纠错信道编码方式,广泛应用于现代无线通信系统之中。Viterbi译码方式在约束长度较小的前提下能够最大限度地发挥出卷积码的优异性能。对(2,1,5)最佳非系统卷积码的Viterbi译码器的误码率进行了Matlab仿真。针对传统Viterbi译码设计上的不足进行了改进和优化,给出了硬件实现的逻辑原理框图,并利用EDA设计工具基于FPGA来设计实现Viterbi译码模块。最后分析了译码器综合后的资源占用情况并通过时序仿真验证了译码可靠性。