10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术(10 gigabit ethernet technology).万兆以太网使用以太网结构实现10Gbit/s点对点传输,距离可达到40km,使以太网的应用从局域网扩展到城域网和广域网.重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离(very short reach)网络传输的并行光传输系统在万兆以太网方面的应用.     

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术(10 gigabit ethernet technology).万兆以太网使用以太网结构实现10Gbit/s点对点传输,距离可达到40km,使以太网的应用从局域网扩展到城域网和广域网.重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离(very short reach)网络传输的并行光传输系统在万兆以太网方面的应用.     

万兆以太网物理层转换芯片研究

研究符合IEEE802.3ae标准的万兆以太网10GBASE-X和10GBASE-R物理层技术,采用商用FPGA实现了万兆以太网16比特接口(XSBI)和10GE连接单元接口(XAUI)的相互转换。该转换芯片实现了物理编码子层(PCS)、物理介质连接子层(PMA)的全部功能。采用商用评估板进行测试,在接收端恢复出万兆以太网帧结构数据,逻辑功能正确。     

万兆以太网物理层编码子层转换芯片研究

研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以太网物理层传输实验系统中进行了验证。     

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术（10 gigabit ethernet technology) . 万兆以太网使用以太网结构实现10Gbit/s点对点传输，距离可达到40km，使以太网的应用从局域网扩展到城域网和广域网. 重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离（very short reach）网络传输的并行光传输系统在万兆以太网方面的应用.     

万兆以太网物理层技术

本文介绍了IEEE802.3ae标准中万兆以太网物理层应用参考模型及电平接口,分析了万兆以太网物理层10GBASE-X、10GBASE-R和10GBASE-W中编码子层(PCS)的工作原理,给出了两种物理介质相关子层关键电路芯片:10Gb/s时钟恢复电路芯片、12(3.125Gb/s激光驱动器芯片的测试结果.     

以太网至TDM接口接入芯片的开发与应用

利用电信网络上的TDM通道传输以太网数据是发展IP网络的一条捷径.以太网至TDM接口接入芯片可以实现这一方案.它将以太网数据包封装于HDLC链路协议,通过传统的TDM通道传输,从而远程连接以太网.介绍了芯片总体构成和接口结构,给出了芯片应用案例.     

以太网媒体访问控制(MAC)及其FPGA实现研究

百兆MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中得到应用。具体探讨以太网MAC的功能定义,使用FPGA实现以太网MAC的方法,对以太网的相关应用设计具有指导作用。     

万兆以太网及其应用

本文从万兆以太网(10G以太网)标准,万兆以太网在局域网方面的应用,RPR和MPLS共同协作创造城域网的未来以及万兆以太网走向广域等方面,简要介绍了万兆以太网技术。     

万兆以太网的技术特点及应用

本文主要介绍了万兆以太网的技术特点,分析了万兆以太网模型,同时对万兆以太网技术的应用前景进行了分析。     

10吉比特以太网技术特点及应用

2002年6月,IEEE通过的10Gbit/s以太网(10GE)标准,不仅提高了原有以太网技术的带宽和传输距离,并且也为以太网技术的应用扩展到广域网开辟了道路.     

基于XSBI的10Gb/s光纤通信系统的设计(本期优秀论文)

光纤通信凭借其通信容量大、中继距离长、保密性能好、适应能力强等诸多优点在数据通信方面得到了广泛的应用.而单波长10Gb/s的SDH传输平台,代表着当今实用光通信设备的最高水平,文章提出了一种基于XSBI接口协议的10Gb/s光纤通信系统的设计方案,使用FPGA和编解码芯片使以往复杂、高成本的高速光纤通信系统得到了简化.     

一种MII/RMII/SMII可复用以太网接口收发器IP核设计

以太网技术的高速发展,使得利用以太网进行通信和数据交换已成为当今社会通信的潮流和方向。在很多以太网产品设计中都需要设计以太网接口电路,本文介绍了一种基于FPGA的10/100Mb/s以太网接口收发器的IP核设计。该IP核可工作于MII/RMII/SMII模式,通过FPGA验证可作为独立模块应用于相关以太网芯片设计中。     

10G以太网帧发送速率控制机制分析

IEEE Std 802.3ae-2002中提出了两种不同的10G以太网帧发送速率控制机制：插入空闲比特、维持DIC（Deficit Idle Count）。本文通过建立实验模型,测试两种控制机制下10GE接口的帧发送速率,通过分析测试结果,总结出两种机制的区别及其影响10GE接口帧速率的规律。     

基于FPGA的SPI串行接口实时以太网实现

工业以太网,从控制网络的角度来看,属于一种新型的现场控制总线,正处于不断完善和发展中。基于ENC28J60芯片的独立以太网控制器接口通信系统,不仅能实现嵌入式控制系统与以太网的互联,而且能够实时可靠地传输数据,其中包括新型实时以太网通信的原理、串行接口SPI的软硬件设计、TCP/IP协议的选择及参数设置、TCP/IP通信测试。     

基于FMC标准的万兆以太网卡

结合FMC标准与IEEE 802.3ae协议标准,设计了一种基于FPGA夹层卡(FPGA Mezzanine Card,FMC)标准的万兆以太网卡,满足现代工业大数据量传输应用的要求。FMC标准接口可实现多通道高速接口,解决应用母板与网卡之间的数据传输瓶颈。使用Verilog硬件描述语言设计了地址解析协议(Address Resolution Protocol,ARP)与用户数据报协议(User Datagram Protocol,UDP)的硬件协议栈,实现开放式系统(Open System Interconnect,OSI)模型的传输层;Xilinx 10 G Ethernet subsystem IP与小型化可热插拔(Small Form-factor Pluggable,SFP)光接口实现OSI模型的网络层、数据链路层、物理层。通过FMC母板、万兆以太网卡、PC上位机组建的网络成功测试了万兆以太网通信。     

Benefits of EDC and linear receivers for short reach 40/100GE

An ongoing trend in datacom switches is to require optical transceivers to be smaller and have lower power dissipation in order to enable greater port densities. The transition from 1 GE to 10 GE was unusually slow for the Ethernet market due in part to the high cost. high power dissipation, and form factor of the optical module. The industry is now overcoming these hurdles with the transition to SFP + modules, which will enable more traditional Ethernet growth. Upcoming 40 GE and 100 GE are multilane protocols, presenting even greater challenges than 10 GE laced at its inception, potentially slowing their adoption. Leveraging SFP+ class technology such as simple EDC capabilities can lower cost and reduce module form factors, thus accelerating the transition to 40/100 GE interlace deployment.