多串口并行通信数据传输系统设计

传统多串口并行通信数据传输系统无法自主获取串口号,需手动选择再打开串口,需要使用者事先了解接口编码,这无形增加了系统的工作时间。为此,设计一种基于FPGA的多串口并行通信数据传输系统,该系统中的串口数据接收模块采集多串口数据,并通过控制寄存器达到控制通信数据波特率的目的。系统利用NiosⅡ处理器使8种信道共同进行传输工作,其将数据传输到并串转换模块。并串转换模块对输出的8位并行数据添加通道标识、并串转换处理,再将处理后的并行数据传递到串口输出选择模块中。依据数据脉冲上升沿设计串口输出选择模块,该模块通过多路分配器将有数据通道的数据串行逐位送出。系统在软件中进行了传输设计、NiosⅡ处理器流程设计以及通信设备类的设计与封装。实验结果表明,所设计系统在FPGA上正确实现了8个串口数据的传输,并且具有较高的数据接收成功率。     

基于USB2.0的多路异步串行系统设计

比较了几种扩展串口的方案,针对当前串口在工程中广泛应用的特点,提出了一种利用USB2.0接口芯片(CY7C68013)控制异步串行收发器TL16C554的4路串口通信的方案,设计了适于多路串行数据收发的硬件系统,编写了基于多线程技术的软件系统,实现了USB和串口之间进行通信.测试结果表明:单路波特率可稳定在1 Mbps,4路串口同时传输,每路波特率可稳定在512 Kbps.     

基于JESD204B协议高速并行8 bit/10 bit解码电路设计

提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码.所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449 μm2.后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求.将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s.     

一种多串口映射TCP端口的核数据采集系统设计

为解决多种数据类型兼容的并行采集困难、接入计算机串口资源匮乏、采集数据传输误码率高等诸多问题,设计并实现了多串口映射TCP端口(MSMTPS)的多种核辐射数据类型连续并行采集系统。采用以太网实现核辐射数据采集系统与计算机的数据交互,系统由STM32F103处理器与W5500以太网芯片构成,具有多个串口同时与以太网口交互的能力。为接收不同辐射数据的串口分配队列缓冲区,使多个串口与同一个TCP端口映射,基于TCP端口与上位机建立连接,实现多类串口与单网络端口双向快速传输。测试使用3个串口,分别以0.5 s,1 s,5 s时间间隔发送,各发送498 bytes,499 bytes,499 bytes数据,连续发送10 min。结果显示系统传输稳定,无误码,符合设计要求。     

基于FPGA的多路并行PCM数据收发模块的设计

在自动测试系统中,为了实现多路并行PCM数据的同时接收与处理,设计了一种以FPGA为主控制核心的并行数据收发模块,该模块实现了隔离RS422接口电路设计,双通道并行PCM数据的接收,隔离分档电压输出等。并行数据收发的逻辑设计,采用乒乓操作的思想轮流通过单通道回传给上位机,由软件对数据进行分包检验处理。经过多次的实际测试验证每路PCM数据的传输速率可达1MB/s,在保证合理性以及可靠性的前提下,相对于单通道数据的传输在速率上有了大幅提高。     

网络术语一点通

·波特率是数据的传输速率,单位为bit/s。波特率越大,数据传输速度就越快。·流量控制是指计算机串口进行数据流控制的方法。如果你的电脑使用硬件设备控制数据流,便可以选择“硬件”方式。Xon/Xoff是软件方法的标准,选择这种方式会降低串口数据处理速度。·串口缓冲是指计算机串行端口数据传输的缓存。增大串口缓存可以提高系统处理串行端口数据的速度,但串口缓存设置得过大,则可能影响其它应用程序的性能。·文件缓存(Name Cache) 是指系统文件名缓存的大小。较大的文件缓存可以提高文件系统的性能,进而改善     

基于FPGA实现异步串行通信

为了适应全数字化自动控制更加广泛的应用,采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法,使串口通信的集成度更高。对UART系统结构进行了模块化分解,可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。     

基于FPGA的RMII通讯模块的设计与实现

某鱼雷声自导的硬件系统使用了百兆网络交换机实现DSP之间的互联.交换机在MAC和PHY之间的接口是RMII,但DSP没有相应的外围设备与它匹配.因此必须在FPGA中设计RMH的通讯模块,完成DSP数据格式向RMII数据格式的转化.在设计中将该通讯模块分为发送状态机和接收状态机两部分.每个状态机均包含2个2 kbyte的双口RAM作为乒乓缓冲.双口RAM的一端位宽2 bit作为RMII的数据端口,另一端位宽32 bit作为DSP数据端口.向该端口的指定地址写命令字能够启动数据发送,向指定地址读状态字能够判断是否有数据接收.该通讯模块工作在全双工模式,文中给出了它的一个应用实例.经测试它能够达到收发11 M byte/s以上的速度,并且占用的FPGA硬件资源较少,满足了系统网络通讯的要求.     

基于FPGA的通用异步收发器设计

采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器（UART）的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列（FPGA）的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。     

变形镜驱动器控制电路的设计

96通道变形镜驱动器内含6个驱动模块,每个驱动模块含有16个输出通道,为了更加有效地管理控制这6个驱动模块,并实现与上位机、图像处理模块的交互通信,设计了变形镜驱动器控制电路。该电路包含了硬件设计和软件设计,其中硬件设计包含了电源设计、接口设计和FPGA设计,旨在实现高速向CPCI总线传输来自SPI接口的驱动矢量数据,同时把这些数据以适当的速度发给上位机。软件设计包括FPGA程序和NIOS系统程序设计,其中NIOS程序旨在实现上位机对上位机指令或数据的接收、处理和发送,以及对系统参数的配置以及驱动模块参数的保存等。结果表明,该电路不仅能够以200 f/s的速率正确接收并发送来自图像处理模块的驱动矢量数据,还能够正确收发来自上位机网口或者串口的控制指令,实现单通道与驱动矢量的切换、驱动矢量数据源的切换、单通道电压设置、放大器参数调试和保存以及通道数据读取、回传等功能,达到了预定的设计目标。     

计算机控制智能小车的软件设计

本设计是采用单片机作为从机(也称下位机),而PC机作为中央控制机的主从式系统。主机同时根据从从机接收的过程参数进行判断处理并给从机发送各种控制命令。利用单片机的串行口与PC机的串行口进行串行通信,PC机可对远程前端单片机进行控制,将单片机采集的数据传送到PC中去,由PC机对数据进行处理和显示,同时把反馈信号发到单片机,实现闭环控制和管理。本设计在VC++6.0的环境下,编写使用C++语言,SQL数据库的串口通信程序,控制由单片机控制的智能小车。     

串行光纤数据总线技术的开发研究

详细论述了所开发的串行通信链路的开发过程及设计方案。从光通信链路入手,在研究了相关串行通信接口协议的基础上,通过相关的发射和接收接口电路设计,开发了相应的光电转换接口模块,并对其进行了相关的基带传输性能测试和数据通信测试。测试结果表明,所开发的光通信设备可稳定工作在460.8 kb/s。该光电转换接口设备是为了配合用于小型无人直升机的光传数字舵机的验证而开发,它以光信号的形式传输飞控计算机至舵机的控制指令,并返回舵机位置传感器信号。飞控计算机端电气接口采用RS-232标准,舵机控制器端采用RS-485接口标准,通信波特率为9600 b/s。通过其在直升机贴地飞行光传操纵半物理仿真平台上的验证表明,所开发的光电接口设备兼容两种串行接口,能够满足验证工作的需要。     

光电跟踪设备中光纤通信系统设计

为实现高数据传输率、强抗干扰性和超低误码率的目标,采用光纤通信技术传输高帧频、高分辨力的数字图像数据。本设计针对Cameralink接口红外图像数据源,设计了一种基于现场可编程门阵列(FPGA)控制的自适应分辨率和帧频的光纤收发系统,采用了低成本SPARTAN6器件XC6SLX45、串并转换芯片组DS90UB903/904、小型化单模小封装可插拔(SFP)单纤双向收发光模块,实现了双路图像光纤收发功能。其中FPGA接收Cameralink接口图像数据,进行图像转换处理,再通过内部集成电路(I²C)总线控制串并转芯片组实现自适应图像串行化和解串功能,并驱动光模块实现光电转换。本设计实现了分辨率640×512、帧频100 Hz红外图像数据的发送和接收功能,并通过了各项环境试验,已应用于实际型号项目中。     

利用FPGA实现UART的设计

采用VHDL语言作为硬件功能的描述,硬件采用Altera公司的EP1K30TC144-3芯片,运用模块化设计方法分别设计了UART(通用异步收发器)的发送器、接收器和波特率发生器。在Max-plusII环境下进行设计、编译和仿真,并结合FPGA(现场可编程门阵列)的特点,实现了一个可编程的UART模块。上位机利用VB6.0编程实现PC机与UART的通信。     

基于TMS320F2812和USBI00的CAN—USB总线通信系统设计

介绍了一种基于DSP的CAN控制器和USB芯片的USB总线和CAN总线的通信模块的设计,提出了一种使用USB接口实现CAN总线网络与计算机连接的方案。利用USBl00芯片可在不了解任何USB协议的情况下,完成计算机RS232串口升级为USB接口,同时CAN接口采用DSP片上CAN控制器,硬件设计极为简单。在DSP的控制下,PC机与CAN节点可以双向通信,通信波特率可高达1Mb／s,传输数据稳定,可靠。实验证明,运用TMS320F2812片上eCAN模块来构成CAN总线通信系统更为简单,实用。     

GPS远端定位监控系统的设计

分析了定位监控系统的设计,该系统由信息处理模块、GSM(全球移动通信系统)模块、GPS(全球定位系统)模块以及中心台等部分组成。重点介绍利用GPS接收模块接收GPS信息,并对接收到的数据进行处理,提取经纬度等信息,通过GSM网络发送到控制台,然后在监控中心利用导航软件根据传送来的信息实行定位、调度、监控等功能。介绍了利用TI16C554实现多路串口通信,并设计了一种利用TI16C554实现多路串口通信的硬件应用电路。     

凌阳16位单片机与上位机串行通信实现

基于单片机SPCE061A与PC机进行数据交换而设计了一个串行通信系统,通信方式采用异步串行通信方式。给出了SPCE061A与PC机两者间串行通信时的电平转换的分析说明和串行通信程序设计。通信协议部分给出了通信数据格式和波特率设置,程序设计的关键问题中具体介绍了中断控制单元的设置,最后给出通用异步串行口发送中断程序的设计流程和数据发送接收的部分程序。单片机程序采用汇编语言编写,上位机程序采用VB 6.0语言编写。该串行通信系统已经调试成功并运行良好。     

一种高可靠性的计算机与FPGA串行通信的实现

主要介绍以FPGA为硬件平台的下位机与计算机（上位机）进行串行通信,将串口功能集成到单片FPGA内,运行中波特率可调,经过适当的倍、分频实现了零误差的波特率发生器,提高了数据传输的可靠性。上位机上编写VB程序负责主设备的发送命令并接收显示来自FPGA回发的数据,实验结果表明通信可行,可靠性高。     

一种变波特率异步串口通信电路设计

计算机串口最大波特率为115.2 kbit/s,高于计算机最大波特率工作的设备不能直接用计算机进行调试或测试.提出一种基于TMS320C2812和XR16C2852芯片实现的两路波特率不同的异步串口通信电路设计方案,为高于计算机串口波特率115.2 kbit/s的被测/调试设备提供与计算机在线串口调试或测试平台.     

基于ARM11平台的串口转WiFi/GPRS双网模块设计

针对现有信息化平台构建过程中,具有RS232串行接口的数据采集终端和智能仪器设备无法实现快速的网络接入和数据共享,不能满足自动化设备集中式管理等问题;提出了一种基于ARM11平台的双网模块设计,这种模块能够实现RS232串行接口数据的迅速联网和实时转发,通信网络可以根据实际的需求进行WiFi网络和GPRS网络自动切换.串口终端采集到数据后,模块将数据传输到数据传输处理中心,然后再通过无线网络进行数据转发.通过一系列的测试,证明模块可以实现网络数据发送和网络自动切换功能.