FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

无MCU的USB2.0设备控制器IP设计与验证

实现了一种无需MCU的USB2.0设备控制器IP核.使用硬件电路代替传统单片机实现的MCU和固件功能,支持高速(480 Mb/s)和全速(12 Mb/s)传输.所设计的IP核在FPGA上经过了验证,结果表明它可以作为独立的模块用于SoC系统中.     

基于嵌入式处理器软核的DVB-S基带处理系统

完整地给出了一种利用SoPC策略在大规模FPGA上实现高度集成的DVB-S前端基带处理系统的SoC实现.从系统模型设计入手,综合运用了集成电路和SoC设计手段设计验证了基带处理IP,并整合了嵌入式处理器(Nios)软核及其应用程序,极大地提高了系统性能并降低了总体成本.还提出了基于混合层次仿真的设计验证方法.     

USB OTG的IP Core设计与FPGA验证

为了实现USB设备之间的直接通信,介绍一款USB OTG IP核的设计与FPGA验证。在分析OTG补充规范的基础上,重点描述了USBOTGIP核的设计原理、模块划分以及每个模块的功能,然后对USBOTG的部分特性进行详细的阐述,最后给出该IP核在ModelSim中的功能仿真及FPGA验证结果。结果表明,该IP核具备主机功能和设备功能,可作为一个独立的IP模块应用到SoC系统中。     

用内建自测试(BIST)方法测试IP核

近几年基于预定制模块IP(Intellectua lProperty)核的SoC(片上系统)技术得到快速发展，各种功能的IP核可以集成在一块芯片上．从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难，传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP核的设计、测试，介绍了广泛应用于IP核测试的方法一内建自测试fBuilt—In SeIf Test)方法，强调了面向IP测试的IP核设计有关方法。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

FC IP软核的仿真与验证

基于FC通信协议处理的SoC设计中,FC IP核的仿真验证是其基础.文中概要介绍了FC协议,通过分析其层次架构,明确了软硬件交汇点,从而给出了FC通信协议处理SoC中FC IP的基本功能定义.在此基础上,简单介绍了FCIP的设计,描述了IP的逻辑结构及模块功能.对于FC-IP的仿真验证,从基于testbench的功能仿真和基于FPGA平台的软硬件协同验证两方面进行了全面介绍.结果证明IP实现了预定功能,符合设计要求.     

一种面向H．264视频编码器的SoC验证平台

构建了面向H．264视频编码器的SoC验证平台,采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H．264硬件编码模块;根据H．264编码器的数据流要求,设计了运行输入／宏块顺序输出的多端口SDRAM控制器;移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈,用于输出编码后比特流。     

基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中,通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法,给出了基于FPGA的SoC/IP验证的软件设计思路。     

可复用SPI模块IP核的设计与验证

SoC 是超大规模集成电路的发展趋势和新世纪集成电路的主流[1]。其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用 IP(Intellectual　Property) 复用的方法。本文介绍以可复用 IP 设计方法,设计串行外设接口 SPI(Serial　Peripheral　Interface) 模块 IP 核的思路,用 Verilog 语言实现,并经 FPGA 验证,通过 TSMC(台湾集成电路制造公司)的 0.25 μm工艺生产线流水实现, 完成预期功能。     

基于FPGA原型的GPS基带验证系统设计与实现

随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。     

SoC芯片验证技术的研究

近几年来,SoC技术已经得到了迅速的发展,随之而来的是SoC设计的验证也变得更加复杂,花费的时间和人力成倍增加。一个SoC芯片的验证可能会用到多种验证技术,常用的SoC的验证技术包括SoC的模拟仿真技术、静态时序分析技术、SoC的FPGA验证技术、SoC的形式验证技术以及SoC的软硬件协同验证技术等。本文讨论了这几种验证技术的特点以及在SoC设计中的作用。     

基于uC/OS-II的“龙芯1”SoC验证方法

片上系统(SoC)的设计日益复杂,规模趋于庞大,这使得SoC的功能验证与测试成为IC设计的瓶颈.uC/OS-II是一种简洁的、可移植的、可裁减的与支持多任务的嵌入式实时操作系统.本文介绍了uC/OS-II在基于"龙芯1"SoC上的移植工作,重点讨论了在虚拟仿真与FPGA验证平台两种环境下运行uC/OS-II及其上层应用程序来测试"龙芯1"SoC的方法,并取得了良好的效果.     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

内嵌ARM9E内核系统级芯片的原型验证方法

随着大容量高速度的FPGA的出现,在流片前建立一个高性价比的原型验证系统已经成为缩短系统级芯片(SoC)验证时间,提高首次流片成功率的重要方法。本文着重讨论了用FPGA建立原型进行验证的流程、优缺点以及常用方法,并结合对一款内嵌ARM9ESoC1所进行的原型验证,说明这一方法在SoC验证中的应用。     

基于固件的系统芯片协同验证平台

使用FPGA进行全系统仿真是验证基于平台设计的系统芯片(SoC)的有效手段,但FPGA原型验证一方面须等待硬件设计完成编码,另一方面FPGA全系统环境下的硬件设计错误定位耗时,验证周期较长.为更早展开系统级验证工作并缩短验证周期,提出一种基于固件的协同验证平台-FCVP.FCVP在FPGA上基于固件模拟待测硬件设计和系...     

基于FPGA的SoC/IP验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

面向移动安全存储的密码SoC设计与实现

针对目前移动存储设备大量的失泄密事件,提出了一种适用于移动安全存储设备的密码SoC设计方案,并在FPGA开发板上进行了验证。该SoC集成自主设计的安全协处理器,能够支持多种密码算法。介绍了NAND Flash控制器的设计方案,并在此基础上提出了高速存取技术。基于FPGA的测试结果表明,该SoC能够有效完成多种密码操作,具有较高的数据吞吐率。基于SMIC 0.18μm工艺综合后的结果显示,工作频率能够达到100 MHz,面积约为250万门。     

通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。