一种高效的Turbo码硬件实现算法

针对Turbo码译码实现中硬件消耗、时延和纠错性能之间的矛盾,对Turbo码硬件实现中的译码算法进行了优化研究,提出了一种基于MAX-Log-MAP算法的高效Turbo码硬件实现算法。实验表明,本文所实现的Turbo码是硬件消耗与译码性能的良好折衷。     

Turbo乘积码在无人机测控技术中的应用分析

Turbo乘积码是一种易于硬件实现的分组码,具有延时短和纠错性能好等优越性。通过对Turbo乘积码Chase软输出改进算法的分析和仿真,得出了不同码率和测试序列个数等参数对Turbo乘积码译码性能的影响。结合无人机常用的BPSK测控信号进行了仿真实验,对仿真结果进行了性能分析,验证了Turbo乘积码在无人机测控系统中应用的可行性,并给出了Turbo乘积码在无人机测控领域应用的建议参数。     

高速通信系统中Turbo乘积码的研究

Turbo乘积码是一类易于硬件实现高速迭代译码的分组码。对Turbo乘积码软输入软输出迭代译码算法进行了分析。将Turbo乘积码与QAM调制结合起来,提出了一种简化的、便于硬件实现的联合解调译码方案。仿真结果表明这种简化方案对译码性能影响很小。     

Turbo码高速译码器设计

Turbo码具有优良的纠错性能,被认为是最接近香农限的纠错码之一,并被多个通信行业标准所采用。Turbo码译码算法相比于编码算法要复杂得多,同时其采用迭代译码方式,以上2个原因使得Turbo码译码器硬件实现复杂,而且译码速度非常有限。从Turbo码高速译码器硬件实现出发,介绍Turbo码迭代译码的硬件快速实现算法以及流水线译码方式,并介绍利用Altera的Flex10k10E芯片实现该高速译码器硬件架构。测试和仿真结果表明,该高速译码器具有较高的译码速度和良好的译码性能。     

Turbo码在深空通信中应用

Turbo码具有逼近Shannon容量限的优异性能,介绍了应用于深空通信的Turbo码编码方案和相应的译码算法,并给出了采用修正Max-Log-Map译码算法的深空CCSDS标准Turbo码的软件仿真性能和硬件系统实测性能。通过计算机仿真和硬件实测结果表明,采用该修正Max-Log-Map译码算法的Turbo码译码器易于硬件实现,同时Turbo码仿真性能和实际性能一致,适用于实际工程应用。     

可配置的高码率Turbo码编译码器的设计及实现

Turbo码是一种高效纠错编码技术，其性能可以接近香农极限。由于Turbo码在低信噪比情况下性能优越，同时还拥有较强的抗衰落、抗干扰能力，已被广泛用于信道编码领域。采用可配置的编译码结构，在现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）实现高码率Turbo码编译码器时，实现较强的数据处理能力和较少的硬件资源占用，并可根据使用场景的不同进行译码参数配置，在Turbo码纠错时间及纠错精度之间寻求平衡。经过ModelSim仿真以及在Artix-7平台上实验，验证了Turbo译码可配置编译码实现的可行性和有效性。     

LTE系统中Turbo编译码仿真与性能分析

介绍了LTE Turbo编译码方法,基于硬件实现对编码和交织器的计算进行了简化,提高了编码效率,利用Matlab仿真分析性能,分别采用Log-MAP算法和Max-Log-MAP算法进行译码,实现时结合项目需求综合考虑采用了误码率性能较好的Log-MAP算法。     

Turbo乘积码在衰落信道中的应用

基于Turbo乘积码的编译码原理,利用Matlab仿真工具,对以(64,57,4)扩展汉明码为子码的Turbo乘积码进行迭代次数、量化比特数等不同参数的性能仿真,根据仿真结果选取最佳的设计参数,同时通过仿真给出了Turbo乘积码在衰落信道中的应用效果。结合Matlab仿真,在Quartus环境中完成编译码算法的硬件设计与调试,并将其应用到无线通信调制解调器中。测试结果表明,Turbo乘积码显著改善了调制解调器在衰落信道中的误码性能。     

软输入/软输出迭代译码算法的研究与设计

对软输入/软输出迭代译码算法进行了理论研究,分析该算法的共性,并以Turbo 乘积码的性能仿真说明迭代译码对译码性能的影响,还以理论研究为基础,对迭代译码算法进行了硬件设计,重点探讨了Turbo 乘积码的译码算法硬件设计.     

一种用于LTE的提前终止Turbo码算法仿真

Turbo编码是Long Time Evolution(LTE)定义的信道编码形式,可以获得逼近香香农理论极限的译码性能,目前广泛应用于第3代和第4代移动通信系统中。为了解决Turbo译码时延长和计算复杂度的问题,研究了一种可以应用于LTE系统中的基于循环冗余校验的改进Turbo译码算法,在Turbo译码器中增加循环冗余校验(Cyclic Redundancy Check,CRC)提前终止准则,在译码迭代结束时检验是否存在错误比特码,在无CRC校验错误时提前终止迭代译码,在不影响译码性能的同时降低译码复杂度。Matlab仿真结果表明,与固定迭代次数的Turbo码算法相比,译码延迟得到了显著改善。