基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

200MSPS数字脉冲压缩模块设计与实现

介绍了基于Xilinx公司FPGA（现场可编程门阵列）实现高速实时数字脉冲压缩处理的设计方法。本数字脉冲压缩模块由3片FPGA级联,分别完成脉冲压缩运算中的FFT（快速傅里叶变换）、复数乘窗和IFFT（快速傅里叶反变换）功能。在Xilinx器件上实现了数字脉冲压缩算法。通过与MATLAB仿真结果比较,该数字脉冲压缩模块很好地实现了32k点的块浮点数字脉冲压缩功能,吞吐率达到200MSPS（百万次采样每秒）。     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

数字中频式频谱仪的分辨率带宽设计

介绍了数字下变频技术在数字中频式频谱仪中的应用原理。给出了采用FPGA硬件方式设计数字中频处理模块中的正交解调、抽取滤波器、FIR滤波器等关键组成部分,从而实现对高采样率的中频信号进行实时多抽样率处理,以获得可控分辨率带宽的设计方法。     

雷达数字化接收与脉冲压缩通用结构研究

具有高速中频数字采样、数字下变频、正交相位检波、大时宽脉冲压缩的现代雷达数字接收系统,其时域的数字下变频、正交相位检波、脉冲压缩实现包含了大量的乘加运算,如何进一步简化算法,降低运算量,值得研究。在介绍了各个处理模块原理的基础上提出了一种新的基于频率域一体化实现算法,此算法与时域级联实现方法相比显著降低了运算量。同时给出了工程实现的通用结构,在此基础上对一种典型情况进行了Matlab仿真,仿真结果表明此方法结构简单,有很强的工程应用价值。     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。     

基于FPGA的数字下变频设计

数字下变频(Digital Down Converter or DDC)是软件无线电的核心技术之一,本文首先介绍了数字下变频的原理,然后主要讨论了基于FPGA的数字下变频实现结构,在Xilinx公司ISE10.1开发环境下,通过编写Verilog 程序和调用IP核相结合的方式研究了数字下变频的FPGA实现方法,通过FPGA芯片Virtex-5 XC5VLX110T设计实现了数字下变频器,并用Modelsim 对各个模块和整个系统进行仿真,结果表明,各个模块和整个系统都能按要求工作,从而验证了FPGA实现数字下变频的正确性.     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之问的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真.利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率.     

数字下变频的设计及其在FPGA中的实现

分析数字下变频结构及其实现方法,重点研究如何基于FPGA实现数字下变频的功能,并通过仿真分析验证该实现方法的正确性。结果表明,该实现方法可用于各类数字通信系统中频信号的数字下变频处理,具有一定的实用价值。     

双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于FPGA雷达成像方位脉冲压缩系统的设计

在对线性调频信号及脉冲压缩的原理进行简单的介绍后,给出雷达成像R-D算法中方位脉冲压缩实现的具体方法,设计方位脉冲压缩的模块化结构,然后在FPGA进行实现.文中指出了基于FPGA的系统中各个模块的作用以及具体的实现方法,给出仿真结果并进行总结.     

基于FPGA IP核的中频接收与脉压设计

随着FPGA（现场可编程门阵列）在规模和性能上得到显著增强,意味着FPGA能够代替DSP或者某些专用芯片,实现数字信号处理中某些运算密集型的算法,并且能够获得更高的性能。在分析数字正交检波技术和数字脉压技术的基础上,介绍了一种基于FPGA芯片的数字中频接收机设计方案,该接收机能够实现线性调频信号的数字下变频和数字脉压功能。该设计采用FPGAIP核来实现,另外,还介绍了主要IP核的特性,并提出了一些简化方法,用以节约FPGA内部资源提高效率。     

基于FPGA的多模式频域脉冲压缩系统实现

针对合成孔径雷达系统,提出一种多模式数字接收机频域脉冲压缩模块设计方案。不同模式的脉冲压缩设置了不同的工作周期以及脉冲扫频时宽和带宽,从而实现了不同距离分辨率和探测距离,满足了不同用户的需求。首先在MATLAB平台上完成了对FPGA实现流程的仿真,并对不同模式参数进行了验证。然后在Quartus软件平台下联合Modelsim完成了功能仿真。测试方面,分别利用了放在对FPGA的只读存储器中的MATLAB模拟回波数据和信号发生器产生的模拟回波进行板级测试。仿真与测试结果表明,设计实现了4种模式的中频信号的频域脉冲压缩,并证明了该方案的可行性。     

一种基于流水线DA算法的数字下变频器

数字下变频器是软件无线电接收机的关键组成部分,用于将模数转换器输出的中频信号进行下变频、抽取、滤波,变为低速基带信号,便于后级数字信号处理。针对DDC经典结构,在分布式算法、流水线技术及多速率数字信号处理技术的基础上,在Xilinx FPGA上实现了一种简单、高效的数字下变频器,并采用Matlab和Modelsim联合仿真验证。结果表明,该DDC不仅有效且无需乘法器资源,占用的各项硬件资源均较低,利于嵌入大型系统中,具有良好的工程应用性。     

基于FPGA的数字脉冲压缩系统实现

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断（或舍入）误差对输出信噪比的影响。     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于优化混频器的数字下变频系统的设计与实现

在利用频谱分析仪对信号进行实时频谱监测过程中,针对其数字下变频模块精度不高、逻辑资源耗费大、难以对数字中频信号进行实时处理的问题,本文对传统数字下变频系统的混频器模块进行优化并提出一种高效的数字下变频(DDC)系统。首先,设置模数转换器(ADC)的采样率为载波中心频率的4倍且采样率转换比率和子ADC的数量是4的正整数倍,此时混频器可以完全合并到多相CIC抽取滤波器中。接着,基于优化的混频器构建一套DDC系统,并为每个系统节点合理分配采样率转换倍数。最后,加入CIC补偿滤波器,提高数据传输过程中的精度。实验结果表明,与传统DDC相比,优化后的DDC资源消耗减少,数据精度误差从1.7%减小到0.8%。基本满足功耗低、精度高、稳定运行等要求。