可靠性设计、试验与设备

0210270面向系统芯片的可测性设计〔刊〕/陆思安//微电子学.-2001,31(6).-440～442(D) 随着集成电路的规模不断增大,芯片的可测性设计正变得越来越重要。回顾了一些常用的可测性设计技术,分别讨论了系统芯片(SOC)设计中的模块可测性设计和芯片可测性设计策略。参5     

无线局域网通信芯片可测性设计及实现

可测性设计已应用在大规模集成电路设计中。本文介绍了可测性设计原理和实现技术。同时介绍了一款无线局域网(WLAN)芯片,根据该芯片的结构特点,介绍了本款芯片应用的可测性技术以及实现过程,对使用的EDA工具及设计方法进行了深入描述。最后对可测性设计实现的效果进行了说明,并给出部分测试结果。     

一种压缩可测性设计的研究实现

本文针对固定管脚芯片可测性设计中测试向量庞大和测试时间过长问题,提出了一种有效的压缩可测性设计,改进了传统并行扫描测试设计。该设计方法在SMIC 0.18μm工艺下一款电力载波通信芯片设计中验证,仿真结果表明压缩扫描可测性设计能有效减少测试向量数目,从而减小芯片测试时间。     

基于数字电视基带SoC芯片的可测性设计

介绍了基于数字电视基带SoC芯片的可测性设计方案.根据系统中不同模块的特点采取有针对性的可测性设计方案,对片内存储器进行内建自测试;对组合逻辑电路、时序逻辑电路采用近全扫描的测试方案;最后采用IEEE1149.1的控制单元作为芯片可测性设计部分的控制单元,控制芯片的测试功能.经测试,该可测性设计满足设计规划的面积和功耗的要求,并且系统的测试覆盖率达到了99.26%.     

一款雷达芯片的基于扫描路径法可测性设计

针对一款雷达芯片电路采用基于扫描路径法的可测性设计,在设计过程中采用时钟复用技术、IP隔离技术,以及针对具体的时钟产生电路采用了其他特殊处理技术;通过采用多种恰当有效的可测性设计策略后,大大提高了该芯片电路可测性设计的故障覆盖率,最终其测试覆盖率可达到97%,完全满足设计指标的要求.     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

LSC87中嵌入式ROM内建自测试实现

LSC87芯片是与Intel8086配套使用的数值协处理器，体系结构复杂，有较大容量的嵌入式ROM存储器，考虑到与Intel8087的兼容性和管脚的限制，必须选择合适的可测性设计来提高芯片的可测性。文章研究了LSC87芯片中嵌入式ROM存储器电路的设计实现，然后提出了芯片中嵌入式ROM电路的内建自测试，着重介绍了内建自测试的设计与实现，并分析了采用内建自测试的误判概率，研究结果表明，文章进行的嵌入式ROM内建自测试仅仅增加了很少的芯片面积开销，获得了满意的故障覆盖率，大大提高了整个芯片的可测性。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

一个集成电路可测性设计辅助软件——ASIC2000TA

随着集成电路工艺复杂性和规模复杂的提高,芯片测试变得越来越困难,而可测性设计可以用来简化测试,降低测试成本,但是可测性设计将加大设计的难度,必须通过可测性设计自动化来降低其难度,我们在九五国家攻关计划的支持下完成了一个集成电路的可测性设计的辅助软件－AISC2000TA,通过大量的实例分析证明该软件具有一定的实用性。     

数字调谐系统芯片DTSO614的可测性设计

介绍了集成电路可测性设计的概念和分类方法,然后以数字调谐系统芯片DTS0614为例,具体介绍了其中的一种即针对性可测性设计方法,包括模块划分、增加控制线和观察点.最后给出了提高电路可测性的另一种方法--内建自测试方法.     

基于TEAMS的测试性建模与分析

随着测试性技术的快速发展，设备的测试性受到越来越多的重视。在研究测试性设计的主要技术和参数基础上，基于 TEAMS 软件建立了典型通信设备的测试性设计模型，进行了测试性仿真与分析，为提高设备的测试性提供定性定量的支持。     

测试性设计的主要目的和具体的实施方法

测试性设计的主要目的,就是要求反映被测对象的工作状态和隔离故障到现场更换模块。这两项任务,要求由机内检测设备(BITE)来实现。测试性设计不能局限于满足BITE的故障检测率和故障隔离率,它更关注故障隔离的平均时间。对预测和设计故障隔离时间和虚警率提出了一种实用方法,对落实测试性设计具有重要的意义。     

测试与可测试性设计发展的挑战

CMOS器件进入超深亚微米阶段,集成电路(IC)继续向高集成度、高速度、低功耗发展,使得IC在测试和可测试性设计上都面临新的挑战.本文首先介绍了测试和可测试性设计的概念,分析了测试和可测试性设计面临的困境;然后讨论了系统芯片设计中的测试和可测试性设计,最后对测试和可测试性设计的未来发展方向进行了展望.     

基于MBSE的微波统一测控系统测试性设计

针对当前微波统一测控系统研制中存在的测试性要求宽松、测试性设计模式落后的问题,通过综合权衡可靠性、维修性和保障性的各项要求和约束条件,确定了微波统一测控系统的测试性定量要求,并对开展测试性定量设计和验证的可行性进行了论证;采用系统工程设计思想,将测试性设计和功能设计融合,构建了基于模型的系统工程（Model-based Systems Engineering,MBSE）的测试性设计环境和设计流程,可为微波统一测控系统在数字化研制过程中开展测试性设计和仿真验证提供参考。     

大规模集成电路可测性设计及其应用策略

随着集成电路的规模不断增大,集成电路的可测性设计正变得越来越重要.综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法,并分析比较了这几种设计方案各自的特点及应用策略.     

基于LabWindows/CVI的测试性验证与评估方法

装备测试性设计的好坏直接影响了它在使用过程中发生故障时的诊断效率,对装备质量进行考核和评估时,测试性能指标是一个重要的参数。分析了几种测试性验证评估方法,选择使用更合理的超几何分布验证方法,并使用虚拟仪器编程语言LabWindows/CVI进行界面设计和编程,将这一理论方法应用于实践,可提高准确率,缩短时间,在工程和实践中具有很高的使用价值。     

数字系统电平敏感扫描设计研究

在复杂电子系统中对数字系统工作的可靠性要求越来越高,因此提高数字系统的可测试性变得尤为重要。要提高数字系统的可测性,就需要设计人员在设计系统的同时考虑到测试的要求,目前常采用的方法是结构设计。电平敏感扫描设计在结构设计中使用较为普遍,针对电平敏感扫描设计法进行了研究。     

雷达系统测试性设计

良好的测试性设计对雷达系统而言,可以有效地提高其维修性、保障性,降低全寿命周期费用。简要回顾了测试性的发展,指出了测试性设计对雷达系统的重要性和必要性,并给出了雷达系统的测试性设计的基本原则。从网络化设计、分层次设计、外场可更换模块（LRM）设计、校正维护设计和故障诊断设计等方面详细介绍了雷达系统的机内测试（BIT）设计,对原位检测设计和自动测试设备（ATE）设计进行了简要介绍。随着雷达技术的不断发展,在BIT技术、ATE技术进行创新发展的同时,还应积极探索综合诊断技术、预测和健康管理（PHM）技术等新的诊断方法在雷达系统测试性设计中的应用。