共查询到20条相似文献,搜索用时 515 毫秒
1.
2.
3.
首先分析了1∶4分接器的树型结构及其主要特点.在此基础上,进一步探讨了树型结构中所 用的1∶2分接器,并给出其中的锁存器电路结构.此外,还讨论了分频器电路及输入输出电 路.最后分析了超高速键合电路并给出测试方案.测试结果表明,在采用标准0.25 μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速 率上稳定工作的性能,最高工作速率达10.58 Gb/s. 相似文献
4.
5.
低功耗0.35μm CMOS 2.5Gb/s 16:1复接器设计 总被引:1,自引:0,他引:1
采用0.35μm CMOS工艺设计了用于光纤传输系统的低功耗16:1复接器,实现了将16路155.52Mb/s数据复接成一路2.5Gb/s的数据输出的功能.该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构.具体电路由锁存器、选择器及分频器组成,以CMOS逻辑和源极耦合逻辑(SCL)实现.用Smart SPICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5Gb/s,功耗小于300mW. 相似文献
6.
提供了应用于光纤传输系统同步数字体系(SDH)STM-16级别(2.5 Gb it/s)的全集成光接收机电路的设计。采用TSMC 0.25μm CMOS工艺进行流片。芯片对应于5μA的2.5 Gb it/s的PRBS输入码流(231-1),可恢复出一路1.25 GHz时钟,同时将2.5 Gb it/s的PRBS数据分接成4路625 Mb it/s数据,输出的时钟与数据均为标准的400 mV的PCML电平。芯片面积为1.04 mm×0.97 mm,电源电压为3.3 V时功耗为850 mW。 相似文献
7.
首先分析了1∶4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1∶2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μmCMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。 相似文献
8.
9.
10.
基于CML逻辑及以电流密度为中心的设计方法,采用SMIC 0.18um CMOS工艺设计并实现了一个20Gb/s 1:2分接器. 为了电路的完整性及内部操作的可靠性,对速度具有一定制约作用的数据输入缓冲器及静态的锁存器被相应地采用. 同时,由于采用了静态的锁存器,该分接器能工作于很宽的数据速率. 测试结果表明,在1.8V电压下,本电路能可靠地工作在上至20Gb/s、下至5Gb/s(甚至更低)的输入数据速率.芯片面积为875um*640um. 功耗为144mW, 其中核心电路仅占28%左右. 相似文献
11.
本文介绍了一种适用于高速差分数据接收的CMOS串并转换电路,该电路主要由时钟电路、1:2数据分割电路和1:5分接器组成。采用65nm工艺,仿真结果表明,在数据传输速度为5Gb/s时功耗为12mW。 相似文献
12.
13.
采用0.35um CMOS工艺设计了用于光纤传输系统的低功耗16:1复接器,实现了将16路155.52Mb/s数据复接成路2.5Gb/s的数据输出的功能。该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成,以CMOS逻辑和源极耦合逻辑(SCL)实现。用Smart SPICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5Gb/s,功耗小于300mW。 相似文献
14.
采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2. 相似文献
15.
16.
采用0.35μm CM O S工艺设计了用于光纤传输系统的低功耗16∶1复接器,实现了将16路155.52M b/s数据复接成一路2.5G b/s的数据输出的功能。该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成,以CM O S逻辑和源极耦合逻辑(SCL)实现。用Sm art SP ICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5G b/s,功耗小于300mW。 相似文献
17.
18.
19.