基于数模混合仿真的PLL系统设计

介绍了数模混合信号仿真的设计流程，说明了一种在混合设计的各个层次上对系统进行仿真验证的自上而下的设计方法。在PLL（Phase-Locked Loop）系统设计中，给出了VCO的数学模型和Verilog-A行为级模型．实现了系统行为级模型和晶体管级电路的设计和仿真，并对结果进行了比较。这种设计方法已应用于一种电荷泵锁相环电路设计中，验证了这种设计方法的可行性和有效性。     

高速高精度流水线ADC的快速仿真方法研究

设计了一种可以与晶体管跨导运算放大器特性高度比拟的运放宏模型.用该宏模型替换采样/保持电路和MDAC模块中的晶体管级放大器电路,进行FFT分析;在仿真结果相差3.2%的情况下,仿真时间为原来的1.7%,大大缩短了流水线ADC的验证周期.在该方法的指导下,设计了一个10位20 MS/s 流水线A/D转换器.在2.3 MHz输入信号下测试,该A/D转换器的ENOB为8.7位,SFDR为73 dBc;当输入信号接近奈奎斯特频率时,ENOB为8.1位.     

一种D波段低噪声放大器芯片设计

提出了一种晶体管器件模型修正方法,校准了Ommic公司D007IH工艺中D波段晶体管模型和D波段共面波导传输线电路模型。该校准方法中通过与共面波导(CPW)三维模型仿真结果的曲线拟合,确定了D波段传输线电路模型的介电常数;通过与CGY2191UH芯片的S参数测试结果拟合,修正了晶体管器件模型。为了验证了设计方法的有效性,基于修正模型设计了一款低噪声放大器芯片,仿真结果表明,工作频率为110 GHz~170 GHz,增益大于29 dB,噪声系数小于6 dB。     

基于广义拉普拉斯分布的低时延速率控制算法

提出了一种基于广义拉普拉斯概率密度的视频编码速率模型,该模型较传统拉普拉斯概率密度来说更好的刻画了视频序列DCT特征的峰态和尾部分布．以该速率模型为基础,从宏块级目标比特分配和宏块级量化参数调整的角度提出了一种低时延速率控制算法．该算法改善TMN8中采用计算宏块方差得到量化参数所引入的复杂度,使用了在帧级确定基本量化参数,在宏块层进行调整的方法．通过仿真实验验证了该算法可有效的调节缓存占有率并降低系统时延．     

铁电晶体管存储器的读出电路设计

通过对铁电晶体管电学特性分析,提出了铁电晶体管的仿真模型,并设计了一种新型单管(1T)结构的读出电路。通过此模型进行了仿真验证,并与传统双管(2T)结构的电流放大读出电路的仿真结果进行对比,结果表明,新型1T结构读出电路在读出速度,可靠性及电路结构大小等方面均有提高。     

基于主方程法单电子晶体管的Verilog-A行为模型

 基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre 仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.     

单电子晶体管全加器电路设计

基于单电子晶体管(SET)的I-V特性和二叉判别图数字电路的设计思想,改进了二叉判别图(BDD))单元,得到了一类基本逻辑门电路,进而提出了一种由11个BDD)单元即22个SET构成的全加器电路单元。SPICE宏模型仿真结果验证了设计的正确性。     

基于Verilog-AMS的VCO噪声建模

压控振荡器(VCO)是锁相环(PLL)的关键部件,目前多数研究都着重于VCO的电路级设计。采用Verilog-AMS语言对VCO进行行为建模,同时加入噪声模型,行为级设计中体现噪声。对比有噪声和无噪声的VCO行为模型,利用Cadence Spectre仿真引擎对2个模型进行了验证,将内嵌VCO行为模型的PLL系统与电路级PLL系统做了对比分析,结论为添加噪声的VCO行为模型更准确,更接近晶体管级电路,对仿真的速度与精度做了较好的折中。     

流水线ADC的行为级仿真

行为级仿真是提高流水线（Pipeline）ADC设计效率的重要手段。建立精确的行为级模型是进行行为级仿真的关键。本文采用基于电路宏模型技术的运算放大器模型,构建了流水线ADC的行为级模型并进行仿真。为验证提出模型的精度,以一个7位流水线ADC为例,分别进行了电路级与行为级的仿真。并做了对比。结果表明这样构建的行为级模型能较好地反映实际电路的特性,同时仿真时间大大缩短。     

高频硅基光电晶体管SPICE模型的建立及关键参数的提取

硅基光电晶体管在高频通信、自动控制、电力系统领域具有广泛的应用前景.从系统验证和仿真的角度,迫切需要建立光电晶体管的等效电路模型,该模型需要包含电学特性和光学特性.本文提出了一种高频(100MHz～1GHz)硅基光电晶体管的SPICE(Simulation Program with Integrated Circuit Emphasis)等效模型,包含器件的主要光电特性,通过TCAD(Technology Computer Aided Design)仿真建立了模型中关键电学和光学参数的提取方法.基于所建立的高频光电晶体管的SPICE模型等效电路进行仿真,所得到的仿真结果能够完整描述光电晶体管的电学特性和光学特性,并验证了模型在器件模拟与电路应用上的可行性,表明本文所提出的SPICE模型和参数提取方法,对于基于高频光电晶体管的系统仿真,具有参考价值.     

RF-LDMOS器件宏模型研究

射频器件模型是射频电路仿真的基本要素之一。为了解决射频横向双扩散金属氧化物半导体晶体管（RF-LDMOS）缺乏准确SPICE模型的问题。此处提出了一种适用于带封装结构的RF-LDMOS器件宏模型建模及提模方法,并采用MBP软件进行验证分析。结果表明该宏模型建模方法能够很好的实现数据拟合,直流特性和射频特性的误差均在5%范围内,能够准确地反映器件的电学特性。     

A simple Flash memory cell model for transient circuit simulation

A simple Flash memory cell model for circuit simulation is presented. The proposed model gives an excellent fitting of dc and transient data and does not require additional simulation time comparing with that of a MOSFET transistor. Effective control-gate voltage method and ideal current-mirror technique are introduced to calculate floating-gate voltage. These allow macro modeling of a Flash memory cell in a circuit simulator.     

基于平衡态的动态比较器失调电压分析和设计优化

本文提出了一种基于平衡态的动态比较器失调电压分析设计技术。以两支路电压电流相等的平衡态为分析基础,通过在复位电压跳变时刻引入补偿电压的方法,逐一分析了动态比较器各晶体管参数对总体失调电压的影响,建立了失调电压的数学模型;采用Chartered 0.18um1P6M工艺对Lewis-Gray型动态比较器进行了电路和版图设计,并利用可快速提取失调电压的定步长仿真方法对其失调电压进行了仿真,结果表明所提出的分析方法可以相对准确的估算失调电压。以该分析方法为基础,本文还提出一种基于总体失调电压影响权重的晶体管分组优化方法,在保证总体面积不变的条件下,可将失调电压有效降低50%以上。经流片测试结果表明,本文所提出的分析和优化方法可应用于高速高精度系统中比较器的设计。     

神经MOS晶体管在A/D和D/A转换器中的应用

神经MOS晶体管是一种具有多输入栅加权信号控制和阈值可调控的高功能度的新型器件。以神经MOS晶体管的Pspice宏模型为模拟和验证的工具,讨论了基于这种器件的A/D和D/A转换器的设计思想和方法,证明了他能很大程度地减少晶体管数目,简化电路,对实现高密度集成的ULSI系统的设计和实现有重要意义。     

Operation of single transistor type ferroelectric random access memory

Verification was sought for the memory operation of a single transistor type ferroelectric random access memory (1T type FeRAM) with a circuit model for a memory cell transistor combined with a precharged capacitive decoupling sensing scheme. The wiring scheme of the 1T type FeRAM array was also proposed based on the operation of the fabricated memory cell transistor. As a result, the memory operation of 1T type FeRAM was confirmed at a low current level with high sensing speed and no reference cell, and the design and verification of the full chip were achieved.     

数字设计中基本电路评价方法研究

对于采用不同结构实现的数字电路设计,如何评价这些结构的优劣,从而选择最好的设计方式,已成为设计过程的关键。本文通过对基本器件的分析,建立了MOS晶体管的简单电学参数模型,提出了互补逻辑的最小设计及评价方法,得到了器件扇入与逻辑面积、输入/输出电容、延迟时间、功耗之间的关系,以满足不同层次电路设计的需求。     

集成函数发生器8038芯片内部电路的验证与分析

在介绍ICL8038工作原理及管脚功能的基础上,对其内部电路进行了详细分析,提出减小波形传输时间的方法。通过OrCAD 9.2对其内部电路进行晶体管级仿真,其结果表明,在触发器模块电路中采用抗饱和晶体管可提高电平翻转速度,且输出波形的频率和占空比可由电流或外围电阻控制。进一步分析证明,ICL8038具有精度高,误差小等优点,因此在各种工业自动化控制中具有巨大的应用前景。     

基于MATLAB定点运算的数字集成电路协同设计方法

为提高超大规模数字集成电路设计中算法评估和电路仿真的效率,介绍了一种基于MATLAB定点运算模型的数字集成电路协同设计方法。针对定点运算的基本操作,建立了一套可与硬件电路行为精确对应的MATLAB模型,并据此搭建出系统的总体定点算法模型。该模型既可与系统浮点算法模型对比以评估算法性能,又能模拟电路的操作,为硬件设计提供精确参考。通过与电路仿真软件的协同操作,可实现仿真结果的自动检查以及错误源头的快速定位,提高仿真和验证的效率。基于该方法设计了2种系统级芯片,均一次流片成功,证明了该方法的有效性。