应用于高速SAR ADC的高能效开关方案

介绍了一种应用于高速逐次逼近型模数转换器的新型高能效电容开关方案。基于2bit/cycle结构,采用两个分裂电容阵列作为数模转换器。通过单边充电操作,在减小电容阵列动态功耗和总面积的同时,提高了电容的建立速度。在最后一个量化周期中,只在电容阵列的单边引入共模电压基准,并只用一个比较器参与量化,在获得更高精度的同时,进一步降低了电容阵列的动态功耗。相比传统1bit/cycle电容开关方案,该新型电容开关方案在提升系统量化速度约2倍的同时,降低了电容阵列平均功耗83%,减小了电容总面积50%。相比其他2bit/cycle开关方案,在精度、电容总面积和功耗方面均有不同程度的改善。     

一种10位10MS/s全差分异步逐次逼近模数转换器

设计了一种适用于嵌入式应用的10位10 MS/s逐次逼近模拟数字转换器。数字模拟转换器采用改进的分段电容阵列结构,有效地减小了电容面积和开关切换时的功耗。电容阵列采用中心对称技术,提高了电容匹配。使用采样时钟为主时钟和异步工作方式,避免了高频时钟的使用,同时优化控制逻辑来提高转换速度。电平转换模块将低电压数字逻辑信号提升为高电平模拟信号。采用UMC 0.11μm 1P6MCMOS工艺验证。当采样频率为10 MS/s、输入频率为100kHz左右正弦信号时,信号噪声畸变比(SNDR)为59.99dB,有效分辨率(ENOB)为9.67位。测得最大微分非线性(DNL)为0.48LSB,最大积分非线性(INL)为0.61LSB。     

一种应用于开关电容电路的0.9 V自适应偏置OTA

设计了一种应用于开关电容电路的自适应偏置的低电压、低功耗开关运算跨导放大器。采用负阻负载技术和自适应偏置技术,分别提高了放大器的增益和转换速率;采用电流镜型OTA技术降低功耗,并通过控制开关关断非工作状态下的运放电源,进一步降低了功耗。新型开关电容共模反馈电路的共模电压可在一个时钟周期内快速稳定,不增加额外功耗,不限制输出摆幅。在SMIC 0.18 μm工艺下的仿真结果表明,OTA在0.9 V供电下,直流增益达60 dB,增益带宽积为1.81 MHz,转换速率为0.94 V/μs,功耗为4.16 μW。     

14位100MSPS流水线ADC的低功耗设计

为实现14位100MSPS流水线模数转换器(ADC)的低功耗设计,提出了一种新型的运放和电容共享技术。该技术将流水线ADC的前端采样保持电路(SHC)并入第一流水线级,并在后面的流水线级中相邻两级使用运放共享技术,消除了常规的运放和电容共享技术所存在的需要额外置零状态和引入的额外开关影响运放建立时间的缺点。芯片采用TSMC 0.18μm互补型金属氧化物半导体(CMOS)混合信号工艺,仿真结果表明,在100MSPS采样率和10MHz输入信号频率下,ADC可达到77.6dB的信号噪声失调比(SNDR),87.3dB的无杂散动态范围(SFDR),±0.4LSB的微分非线性(DNL),±1LSB的积分非线性(INL),0.56pJ/conv的品质因数(FOM),在3.3V供电情况下功耗为350mW。     

用于SAR ADC的低功耗数模转换器设计

采用Global Foundries 0.18 μm工艺,设计了一种适用于12位SAR ADC的低功耗数模转换器。分析了提高分辨率对传统DAC结构功耗、面积的影响。通过采用电容串联与set-down开关策略,使DAC总电容值仅为传统结构的1/4,开关功耗降低为传统结构的9.4%。版图设计以中心对称为原则,低位电容靠近开关电路,降低了工艺、寄生参数对电容阵列的影响。仿真结果表明,DNL＝－0.05～+0.45 LSB,INL＝－0.3～+0.5 LSB,符合12位DAC的设计要求。     

一种数字CMOS工艺制造的10位100MS/s流水线ADC

介绍了采用0.18μm数字工艺制造、工作在3.3V下、10位100MS/s转换速率的流水线模数转换器。提出了一种适用于1.5位MDAC的新的金属电容结构,并且使用了高带宽低功耗运算放大器、对称自举开关和体切换的PMOS开关来提高电路性能。芯片已经通过流片验证,版图面积为1.35mm×0.99mm,功耗为175mW。14.7MS/s转换速率下测得的DNL和INL分别为0.2LSB和0.45LSB,100MS/s转换速率下测得的DNL和INL分别为1LSB和2.7LSB,SINAD为49.4dB,SFDR为66.8dB。     

应用于高速CMOS图像传感器的具有动态功耗控制的12比特紧凑型列并行逐次逼近ADC

本文提出了一个应用于高速CMOS图像传感器的12比特列并行逐次逼近模数转换器。为了减小面积并使它的版图与两倍的像素间距相适应,采用了分段二进制权重开关电容数模转化器和交错结构的金属-氧化物-金属单位电容。为了消除单位电容上极板的寄生电容,提出了电场屏蔽的版图结构画法。提出了动态功耗控制技术,有效地降低了读出通道的功耗。用片外前台数字校准算法补偿开关电容数模转化器电容失配引起的非线性。芯片采用1P5M CMOS图像传感器工艺制造,其面积为20×2020μm2。采样率为833kS/s时,校准后的DNL、INL、ENOB分别为：0.9/-1 LSB、1/-1.1LSB、11.24比特。在1.8V的电源电压下,功耗为0.26 mW。随着帧率的减小,功耗线性减少。     

一种串行逐次逼近10位 D/A转换器

首先对几种形式的D/A转换器进行了比较,设计了一种电容型D/A转换器。这些电容在逐次逼近结构中构成二进制权阵列。这种结构的D/A转换器动态范围大、建立时间短,精度易于保证;且它的温度系数、电压系数、功耗及面积均优于电阻型D/A转换器。在Cadence SpectreS环境下进行仿真验证,该转换器信噪比为49 dB,积分非线性为±0.5 LSB。     

一种用于逐次逼近ADC的高能效高线性度开关电容时序

提出了一种用于逐次逼近模数转换器的高能效高线性度开关电容时序。相较于典型的基于V_CM的开关原理,该开关时序可减少37%的开关能量,并具有更高的线性度。该开关时序已应用于1V,10位300kS/s的SAR ADC,并在0.18μm标准CMOS工艺下成功流片。测试结果表明,在1V电源电压下,此SAR ADC的SNDR为55.48dB,SFDR为66.98dB,功耗为2.13μW,品质因数到达14.66fJ/c-s。DNL和INL分别为0.52/-0.47 LSB和0.72/-0.79 LSB,并且与静态非线性模型一致,最大INL出现在 V_FS/4处和3V_FS/4处。     

一种新型的SAR ADC电容阵列混合转换方案

针对逐次逼近寄存器型模数转换器(SAR ADC),提出了一种高能效的新型混合转换方案,将单调转换方式、拆分电容转换技术与一种新型电容转换方式相融合。在前三次比较周期内,新型混合转换方案SAR ADC的电容阵列不需要电源补充能量;在剩余的比较周期内使用单调转换方式,使转换能耗进一步降低。同时,新型混合转换方案在采用更少电容的情况下,获得与传统结构相同的转换精度。模型仿真结果表明,采用新型混合转换方案后,SAR ADC电容阵列的转换能耗较传统结构减少了99%。