基于主从交互式萤火虫群优化算法的船舶航向分数阶PID控制

为了改善船舶航向控制的效果,文章首次运用了分数阶PID控制方法,并提出一种新的主从交互式萤火虫优化算法,以优化控制器参数,使得达到控制性能指标最优的目标;根据船舶动力学模型,以船舶实际参数作实验,实验结果表明经过FA优化的分数阶PID控制器,比PSO算法具有更好的控制性能;通过敏感性分析验证了算法求出的FOPID参数具有鲁棒性,当系统参数大幅度变化时不需要重新设置;证明了经萤火虫算法优化的分数阶PID控制器能够更好地满足船舶航向控制的需求。      

基于软件定义的多协议控制器架构设计

为了满足高性能计算平台对软件定义互联的通信需求,设计了一种支持多种通信协议规范,且支持异构协议互联的软件定义多协议控制器架构。通过嵌入可编程硬件电路实现Fiber Channel、Ethernet以及SRIO 这 3 种协议控制器电路公共算粒和私有算粒的互联。多协议控制器可以通过软件定义切换为不同协议,从而满足系统应用中的异构需求。所设计的软件定义多协议控制器基于40 nm工艺实现测试样片流片,经测试,满足3种协议的性能与功能指标要求。     

满足H∞和H2性能的同时镇定控制器参数化

根据文献［１］中给出的满足Ｈ∞和Ｈ２范数性能指标的内稳定控制器参数化结果，分别讨论了满足上述两种范数性能指标的同时镇定控制器参数化问题。将［１］中的状态空间参数化结果转换到频率域，并从频率域结果出发，推出同时镇定控制器中参数所应满足的一系列二次方程约束条件；给出了满足一定系统性能指标的同时镇定控制器参数化的一种方法，并用一具体算例加以说明。     

基于ARX模型四旋翼飞行器的LQR控制方法

四旋翼飞行器飞行过程中具有非线性和强耦合性,导致难以建立精确的物理力学模型,针对这个难题,提出了基于多个ARX模型四旋翼飞行器的LQR控制器设计方法;ARX模型全称是带外生变量的自回归模型,LQR控制器一种基于局部线性化模型的无限时域预测控制器;该法首先基于四旋翼飞行器的动力学特性构建四旋翼飞行器多个ARX的模型结构,并利用结构化非线性参数优化方法辨识模型参数,获取满足工程精度需求的四旋翼非线性动态模型;然后,基于该模型给出了具有状态反馈的LQR控制器设计方法,并通过求解工作点的Riccati方程,获得状态反馈矩阵,最后通过仿真和实时控制结果验证了所提方法的有效性和可靠性。     

基于闭环系统动态特征的自整定PI 控制器

为了满足时变对象自适应控制的需要,根据闭环系统主导极点的原理,提出了能够表示不同类型闭环系统的三阶标准化闭环模型.利用标准化模型在线辨识闭环系统,并从中提取3个能够表征闭环系统动态性能的特征量;然后利用神经网络建立闭环系统特征与对象参数变化率之间的关系.通过将控制器与对象的参数集结,根据对象参数变化率来整定P1控制器.在不同条件下的仿真说明所提方法的有效性和鲁棒性.     

电动车转向系统的模糊控制仿真

本仿真的背景基于全国大学生智能车竞赛,研究电动车在随机轨迹上的跟踪转向控制。由于电动车转向控制系统的不确定性,使用传统PID控制无法满足控制需求并可能产生调节振荡。模糊控制技术基于模糊数学理论,通过模拟人的近似推理和综合决策过程,使控制算法的可控性、适应性和合理性得到提高。根据电动车转向控制的特点设计了一种简化了的模糊控制器,并与传统PID控制器进行比较。通过在MATLAB下搭建传统PID控制器模型和简化了的模糊控制器模型,最终分析和比较了该模糊控制器和传统PID控制器的不同控制效果。     

变时延力反馈遥操作机器人系统的内模控制

针对遥操作机器人通讯信道变化时延破坏系统稳定性和透明性的问题,为力反馈遥操作系统建立了内模控制结构,设计了两端控制器,并给出了有界时延摄动下系统鲁棒稳定和满足鲁棒性能准则的控制器参数范围,使系统在变时延下依然稳定并具有良好的透明性．给出的控制方法不仅对时延状况适应性强,而且控制器参数少,相关度低,依据不同性能要求进行选取的灵活性大．     

智能轨迹引导控制器的参数自整定及其应用

PID控制器不仅难以满足多种工况需求而且参数整定困难,控制效果也不尽如人意。所以在经典PID的基础上引入自抗扰控制器的"引导"思想即在PID框架中引入"合理的过渡过程"设计了智能轨迹导引控制器(Intelligent Track Guiding Controller)。主要研究了ITGC的参数自整定以及其在温度控制系统中的应用。温控实验结果表明,通过一次参数自整定,ITGC即可以较好地实现温控目标,无需反复的人工调试,在很大程度上节省了时间与精力。     

高超声速飞行器应用保护映射的大包线控制律

针对高超声速飞行器模型具有高度非线性和易变的动态特性,应用保护映射理论提出了一种高超声速飞行器大包线控制律设计方法.首先,结合间隙度量理论建立高超声速飞行器线性变参数(linear parameter-varying,LPV)模型,然后设计控制器结构并计算初始点的控制器参数,并根据保护映射理论分析初始控制器使闭环系统稳定的参数区间,通过迭代运算自适应地获得满足性能要求的控制器参数集合.仿真结果表明,建立的LPV模型具有良好的精确度;所设计的大包线控制律能够满足高超声速飞行器的性能要求,并且保证系统在飞行域内全局稳定.     

基于路径参数协同的多移动机器人编队控制

为了使每个机器人沿期望的跟踪路径运动,建立了一种基于路径参数协同的多移动机器人编队控制模型.模型将整个系统的控制分为两部分:-部分用Lyapunov和反演技术设计了路径跟踪控制器,另-部分为路径参数协同控制器,保证每个机器人期望跟踪路径的参数变量能够实现协同,进而达到对编队的控制.采用结构模型完全＞分布,并且适用于机器人不同集群任务需求,可易于仿真实现.使用控制方案仅需要机器人之间交互路径参数信息,通讯需求量小,满足实际工程需求.仿真结果验证了所提算法的有效性.     

用Xilinx FPGA实现DDR SDRAM控制器

DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术。     

基于WISHBONE的可兼容存储器控制器设计

随着近年来高速计算机的快速发展，人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2 SDRAM具有高速、低功耗、高密度、高稳定性等特点，在未来的一二年里，它将逐步取代DDR SDRAM而成为内存的主流。尽管DDR2的地位正在不断上升，但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较，基于WISHBONE总线，提出并实现了一种可兼容DDR与 DDR2存储器的控制器。     

利用FPGA实现DDR存储器控制器

DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。     

基于Nios Ⅱ的DDR SDRAM控制器的相关技术研究与实现*

在介绍DDR SDRAM工作原理的基础上,提出了一种DDR SDRAM控制器的实现方法。先说明采用SOPC的技术控制DDR工作的方式,并主要解决DDR存储控制器的高频稳定工作的关键问题,再通过软件仿真和硬件下载测试的方式进行验证。     

基于DDR SDRAM 控制器时序分析的模型

定义了时钟单位阶跃信号C（n）,提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简单的分析。这种方法可以应用到内存系统的带宽和延时估计方面,比较直观。     

基于FPGA的DDR SDRAM测试平台设计

DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台;平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功能;编写了控制测试器IP核的Tcl脚本,用于配置测试参数、控制测试流程与读取测试结果;在Python语言下使用PyQt5开发库设计了图形界面程序,能够根据用户操作生成并执行对应的Tcl脚本;最终实现了一个操作简单、测试流程可配置、自动输出测试结果的DDR SDRAM测试平台;测试结果表明,测试平台能够正确地进行DDR SDRAM测试并输出统计结果;对比MIG的示例工程,测试平台额外增加了带宽测试、结果统计、循环测试等功能,且使用的FPGA资源下降了30%,测试用时缩短了70%以上。     

基于PCI-E总线的高速数据传输卡的设计与实现

介绍了用于改善合成孔径雷达数据回放模块性能的高速数据传输卡的设计与实现;传输卡通过PCI Express总线与主机进行数据交互,配置两组DDR2SDRAM进行乒乓操作实现大容量高速缓存,在输入、输出数据传输率不匹配的情况下保证数据传输稳定、可靠;选用PLX公司的接口芯片PEX8311实现PCI Express总线接口功能,FPGA逻辑实现DDR2SDRAM控制器;测试结果表明,传输板数据传输率不低于100MB/s,工作状态稳定,达到了预期指标,具有一定的实用性和良好的应用前景。     

DDR2 SDRAM控制器在机载显控系统中的应用

飞机座舱显示系统是航电电子系统的重要组成部分,随着显示器和显示控制系统的高度集成,传统的SDRAM和DDRSDRAM已经无法满足显示所需的大容量存储空间和高速率的读写。本文提出一种基于FPGA的DDR2 SDRAM的设计方法,在速率、存储量和带宽等方面满足了机舱显示系统的要求,同时该设计在模块化的基础上解决了DDR2 SDRAM控制器所面临的读写时序复杂、参数繁多等问题,可移植性比较强。     

DDR SDRAM控制器的设计与实现

DDR SDRAM存储器已经得到广泛的应用。本文详细分析了DDR SDRAM控制器的结构和关键技术，并介绍了基于Altera FPGA的DDR SDRAM控制器实现。我们在深入分析DDR存储控制器工作原理及其内部结构后，直接使用Altera公司提供的IP核，在QuartusⅡ5．0开发环境中调用MegaCore（Altera公司的IPcore），根据具体应用需求进行了DDR SDRAM控制器的设计并加以实现。