红外焦平面探测器封装结构热应力分析

红外焦平面探测器是一个主要由引线基板、硅读出电路、铟柱和探测器芯片组成的多层结构。由于材料层间热膨胀系数的差异,低温时探测器中会产生相当大的热应力,对探测器温度循环可靠性影响严重。为了考察红外焦平面探测器低温下的热应力情况,建立了探测器结构的有限元分析模型;利用该模型分析了引线基板热膨胀系数、弹性模量,及其厚度分别对Si、CdZnTe衬底类型的探测器热失配应力和形变的影响;根据对这两种类型探测器的分析结果,分别提出了相应的改进方法,并对方法进行了计算验证。     

碲镉汞线列红外探测器模块温度循环的可靠性

针对直接倒焊(Ⅰ型)、间接倒焊(Ⅱ型)两种红外探测器模块,两者中的探测器芯片、硅读出电路和引线基板的尺寸完全相同,只在倒焊封装结构上有所差异,用有限元方法分析比较了这两种封装形式的基本模块于液氮温度时的热应力和形变大小情况,分析结果与实验现象符合较好,模块低温形变值的测量验证了有限元分析结果的合理性.     

10 μm间距红外探测器铟柱制备研究

小间距红外探测器目前已成为红外探测器技术发展的一个重要方向.用于连接探测器芯片与读出电路芯片的铟柱的制备工艺水平成为影响器件性能的一个重要因素.介绍了一种10μm间距红外探测器铟柱的制备工艺.新工艺采用多次铟柱生长结合离子刻蚀的手段,最终剥离和制备出高度为8 μm、非均匀性小于5％的10μm间距红外探测器读出电路铟柱,...     

红外焦平面探测器数字读出电路研究

读出电路是红外焦平面探测器组件的重要组成部分,其性能对探测器乃至整个红外成像系统的性能有重大影响。随着硅CMOS工艺的发展,数字化读出电路以及读出电路片上数字信号处理等功能得以实现,能够大幅度提高红外焦平面探测器的性能。以红外焦平面探测器对读出电路的要求入手,分析了读出电路各性能参数对红外焦平面探测器性能的影响,介绍了读出电路的数字化技术及各种实现方式以及数字积分技术。CMOS技术的发展使得数字积分技术在红外焦平面探测器读出电路中得以实现,有效解决了读出电路的电荷存储容量不足的问题,极大地提高了探测器性能。     

高灵敏度的量子效应探测器的建模和微光探测

针对新型量子点-量子阱光电探测器在不同的辐照功率和器件偏压下的电特性测试,采用曲线拟合的方法,得到不同辐照光功率下的I-V、C-V之间的函数关系,应用Verilog-A语言建立等效电路模型,然后利用电路模拟软件进行验证,为读出电路的设计提供准确的便于和读出电路一起模拟仿真的探测器模型。针对这种探测器低温下具有的暗电流小、灵敏度高、光电转换效率高等优点,设计了电容反馈互阻放大器(CTIA)和相关双采样(CDS)结构的读出电路。芯片集成后和2×8阵列的量子效应探测器封装在陶瓷基板上,低温下(77 K)采用633 nm He-Ne激光聚焦照射探测器,测试得到探测器的微光响应电压。实验结果表明,当器件在50 pW光功率、29.3μs的积分时间、偏压约-3.1 V时,读出电路与探测器对接后12个像元有响应电压;增大光功率至500 pW时,16个像元都有响应;读出电路与探测器对接后平均响应电压为18 mV,平均电压响应率达到3.6×107 V/W。     

混成红外探测器列阵与改善动态范围的CMOS读出电路

美国专利US7551059 (2009年6月23日授权)本发明提供一种混成图像传感器,它包括一个CMOS读出电路和一个红外探测器列阵。CMOS读出电路通过铟柱焊接与红外探测器列阵的至少一个探测器连接。CMOS读出电路包括两个放大器电路,这     

数字红外焦平面探测器（特邀）

相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦平面探测器的区别与特点;然后,又详细介绍了列级ADC数字读出集成电路以及数字像元读出集成电路的架构及具体电路模块,分析了数字读出集成电路的各模块电路及与性能的关系,并展望了数字读出集成电路的技术发展趋势。随着红外焦平面探测器向大面阵、小像元及高性能发展,对数字读出集成电路也提出更高的技术要求。通过读出集成电路架构以及模块电路的技术提升,列级ADC数字读出集成电路将普遍应用于大面阵、小像元红外焦平面探测器,而数字像元读出集成电路将普遍应用于长波红外焦平面探测器。     

1280 × 1024，10 μm数字红外焦平面读出电路设计（特邀）

焦平面红外探测器的数字读出是其发展的一个重要方向,相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有诸多优势。数字红外焦平面探测器的核心在于数字读出电路。文中详细介绍了1280 × 1024, 10 μm数字焦平面读出电路的设计和实现。通过对读出电路的测试得到其噪声为157 μV,在50 Hz帧频下功耗为165 mW,列级固定图案噪声为0.1%。所设计的数字读出电路与短波红外探测器成功实现了倒装焊互连并完成了成像,所成图像清晰、细节丰富。测试结果和探测器成像效果表明,所设计的数字读出电路具有低噪声、高传输带宽、高抗干扰性等特点,有助于提升红外焦平面探测器的各项性能。     

读出电路铟柱打底层对铟柱成球高度的影响

针对超大规模红外探测器读出电路铟柱成球后高度过低导致倒装互连难度增加这一问题,设计了试验,并分析讨论了读出电路铟柱打底层（UBM）形状对铟柱成球高度的影响。得出了铟球高度与铟柱尺寸和铟柱生长高度成正比,与读出电路铟柱打底层尺寸成反比,并提出了进一步增加铟球高度的思路。     

基于逐元暗电流抑制的红外探测器读出电路研究

在航天应用领域,大部分中长波红外探测器都工作在高背景下.由于线列碲镉汞(HgCdTe)红外探测器本身的暗电流较大且各像元的暗电流具有很大的非均匀性,采用常规读出电路方案时的输出信号动态范围过小,甚至部分像元的信号电压也无法读出.采用将电压 电流转换和电流存储单元相结合的方法,设计了一种具有逐元背景抑制功能的中波红外探测器线列读出电路.该方法不仅可以抑制不同像元的暗电流,而且还可以有效提高电路的信噪比,并可增大输出信号的动态范围.电路测试结果表明,在90 K低温下,电路输出摆幅为2V,输出电压的非均匀性下降了70％,因此该研究对中长波红外探测器的工程化设计具有重要的指导意义.     

甚高灵敏度红外探测器读出电路研究进展

在读出电路有限的像元面积内获得尽可能大的电荷存储量是实现甚高灵敏度红外探测器的关键。基于脉冲频率调制的像元级模数转换（ADC）是实现甚高灵敏度红外探测器读出电路的主要方法,阐述了像元级脉冲频率调制ADC的原理,介绍了美国麻省理工学院林肯实验室、法国CEA-LETI在像元级数字读出电路的研究进展。作为从立体空间拓展电路密度的新技术,介绍了三维读出电路的研究进展。最后介绍了昆明物理研究所甚高灵敏度红外探测器读出电路的研究进展。利用像元级ADC技术和数字域时间延迟积分（TDI）技术,昆明物理研究所研制的长波512×8数字化TDI红外探测器组件,峰值灵敏度达到1.5 mK。     

金丝楔形键合强度的影响规律分析

金丝楔形键合是一种通过超声振动和键合力协同作用来实现芯片与电路引出互连的技术。现今,此引线键合技术是微电子封装领域最重要、应用最广泛的技术之一。引线键合互连的质量是影响红外探测器组件可靠性和可信性的重要因素。基于红外探测器组件,对金丝楔形键合强度的多维影响因素进行探究。从键合焊盘质量和金丝楔焊焊点形貌对键合强度的影响入手,开展了超声功率、键合压力及键合时间对金丝楔形键合强度的影响研究。根据金丝楔焊原理及工艺过程,选取红外探测器组件进行强度影响规律试验及分析,指导实际金丝楔焊工艺,并对最佳工艺参数下的金丝键合拉力均匀性进行探究,验证了金丝楔形键合强度工艺一致性。     

甚高灵敏度红外探测器读出电路实现方法研究

随着红外焦平面技术的不断发展,红外焦平面探测器应用领域越来越广泛,这对红外焦平面探测器灵敏度提出更高的要求。本文首先分析了传统TDI型读出电路的降噪原理,通过仿真、测试及理论分析论述了传统TDI型读出电路提高红外探测器灵敏度的局限性,并计算出传统TDI型红外探测器所能实现的最优NETD值为4.19 mK。随后分析了像素级数字化TDI型读出电路的噪声来源及如何降低各类噪声,通过仿真结果结合理论计算得出像素级数字化TDI型红外探测器在应用32级TDI时NETD可达到亚毫K级,能够实现甚高灵敏度红外探测器的需求。     

红外焦平面探测器热应力的有限元仿真方法分析

以64×64红外焦平面探测器为例,构建了包含探测器芯片、铟柱、填充胶和读出电路的全尺寸有限元仿真模型,与探测器芯片、填充层和读出电路的简化模型进行对比。研究表明,两种模型在芯片热应力的变化趋势上保持一致。由于铟材料与碲镉汞材料之间的热膨胀系数相差较大,随着芯片尺寸的增大,铟柱的影响逐渐增加,填充层简化模型计算得到的芯片热应力与全尺寸模型的热应力的差距会越来越大。     

背景暗电流抑制的红外探测器读出电路输入级设计

主要研究红外探测器读出电路的输入级设计,针对短波红外信号,电容反馈互导放大器型(CTIA)读出电路具有高注入效率的特点。本文设计了一种带有背景暗电流抑制的CTIA型读出电路输入级结构,该结构在77 K低温环境,大于300μs的长积分时间工作。探测器接收短波小信号,注入电流0~800 pA,与传统的CTIA型读出电路输入级相比,有效实现对背景暗电流的抑制作用,提供探测器偏压的稳定度提高93.2%,同时,积分线性度达到99.97%,具有良好的积分均匀性、灵敏度和动态范围。     

Design of Diode Type Un-Cooled Infrared Focal Plane Array Readout Circuit

The diode infrared focal plane array uses the silicon diodes as a sensitive device for infrared signal measurement. By the infrared radiation, the infrared focal plane can produces small voltage signals. For the traditional readout circuit structures are designed to process current signals, they cannot be applied to it. In this paper,a new readout circuit for the diode un-cooled infrared focal plane array is developed. The principle of detector array signal readout and small signal amplification is given in detail. The readout circuit is designed and simulated by using the Central Semiconductor Manufacturing Corporation (CSMC) 0.5 μm complementary metal-oxide-semiconductor transistor (CMOS) technology library. Cadence Spectre simulation results show that the scheme can be applied to the CMOS readout integrated circuit (ROIC) with a larger array, such as 320×240 size array.     

数字化红外焦平面噪声分析研究

基于自行设计的TDI线列红外焦平面数字化读出电路,设计一款带有驱动IRFPA器件和数字化数据采集功能的红外焦平面测试系统,分别进行数字化线列读出电路电注入方式、中波红外焦平面和长波红外焦平面的噪声分析以及红外探测器比较关心的NETD的分析,并对积分时间、焦平面阵列注入区和偏置电压对红外探测性能的影响做了区分论证。     

Technology for very dense hybrid detector arrays using electroplated indium solderbumps

This paper presents a detailed overview of the process steps involved in the hybrid integration process of III-V infrared detector arrays and silicon readout electronics. This process is divided in distinct parts: the postprocessing of the Silicon readout circuit, the Indium solderbump formation by electroplating and the flip-chip process. In contrast to commercially available hybrid arrays, the indium solderbump technology is applied to the III-V array only and not to the silicon readout. This causes specific requirements to the III-V metallization sequence prior to electroplating in order to obtain proper reflow. Two different silicon postprocessing schemes are described. Arrays of 128/spl times/128, 256/spl times/256 and 320/spl times/256 In(Ga)As and InAsSb photovoltaic infrared detectors have been integrated with dedicated in-house and commercial readout using this process. The feasibility of achieving 10 /spl mu/m hybrid integration pitch is also shown.