MOS模拟集成电路的噪声分析和低噪声设计

本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则,对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路,开关电容积分电路为例作了噪声分析与低噪声设计,最后介绍了实验单元电路及其实测结果.     

基于CMOS数字工艺的低噪声传感器接口电路

设计了一种应用于超低频率的低噪声MEMS传感器接口电路。该电路利用斩波技术降低1/f噪声,并利用MOS电容替代模拟无源元件等方法,使之与数字工艺相兼容。采用CSMCCMOS 0.5μm 2P3MCMOS工艺,实现了增益为36dB的读出电路。该电路的等效输入噪声功率谱密度为13μV/(Hz)~1/2,3阶交调失真为-33.6dB。电路的功耗为10mW。     

快照模式紫外焦平面读出电路电容优化设计

快照模式焦平面读出电路的单元电路一般包括前置放大器、采样保持电路、多路开关传输器和缓冲跟随器.在有限的单元面积内完成较高性能的单元电路设计是快照模式焦平面读出电路的难点.考虑到积分电容、采样保持电容、运放补偿电容占据了CMOS电路版图中较多的面积,通过分析计算读出电路各级噪声以及电路总的输出噪声,探讨了上述各种电容对于电路噪声的影响.考虑到紫外探测器的特点,同时在固定其他设计参数的基础上,通过调整电容面积的分配比例,计算了电路可以得到最佳噪声水平的电容大小.结果表明,在目前的工艺和版图限制等条件下,在上述三种电容分别取1.1、0.4、1.2pF时,输出端噪声电压为最小,达172μV.     

低噪声前置放大电路设计

介绍了一种中、低频低噪声前置放大电路的设计方案.理论分析影响低噪声前置放大电路的因素;采用抑制噪声和直流漂移电路减小噪声干扰;并对设计电路进行测试和分析.以宽带前置放大电路为例,设计了低噪声的前置放大电路.     

一种快速建立的低噪声带隙基准源设计与实现

基于UMC 65nm CMOS工艺设计实现了一种快速建立的低噪声带隙基准源.利用工作在深线性区的MOS管实现了GΩ级别大电阻,因此仅采用5pF的电容即实现了截止频率低至32Hz的带开关低通滤波器,有效降低了带隙基准源输出噪声.有源器件的采用大大节省了芯片面积,降低了制作成本.通过采用上电延时电路去控制低通滤波器工作状态,克服了采用大阻值电阻或大容值电容低通滤波器降噪面临的缓慢建立问题,实现了快速建立.通过Spectre仿真器对电路在1.8V电源电压下进行了仿真,后仿真结果表明,电路在10kHz、100kHz、1MHz的输出噪声分别为:11.76nV/sqrtHz、1.213 nV/sqrtHz、336.8 pV/sqrtHz,电路的建立时间为1.436μs,整体功耗为104.4μW.本文设计已在实际芯片中得到应用,并取得了预期效果.     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

超高增益低噪声红外焦平面读出电路研究

高增益探测对InGaAs焦平面探测器在微光夜视条件下成像有重要意义。设计了一款InGaAs焦平面用的高增益低噪声64×64元读出电路。读出电路输入级采用CTIA模式(电容负反馈放大),通过计算发现输入级运算放大器热噪声是主要噪声源,采用单端替代差分运放将输入级噪声降低26%。同时,研究积分电容和增益、满阱容量、噪声的关系,将积分电容降低到1 fF,实现了超高增益和低噪声探测。读出电路采用0.18mm工艺设计,像元中心距为30mm。经过PEX(寄生参数提取)参数提取,实际积分电容为0.94 fF,经过测试芯片整体功耗低至24.1 m W,电路噪声电子数为4.37e。     

边积分边读出低噪声红外焦平面读出电路研究

设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5 μn5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4V,动态范围大于80 dB.     

用于MEMS惯性器件的低噪声读出电路设计

给出了一种用于MEMS惯性器件的低噪声读出电路设计,针对MEMS惯性器件大多采用电容量输出等特点,设计了一个低噪声运算放大器,利用该运放,设计了一种基于开关电容的电荷转移电路来将电容量转换为电压量,以便后续电路处理.采用了相关双采样(CDS)技术,较大地减少了电路和MEMS惯性器件的1/f噪声、热噪声,抑制了零漂.采用HHNEC 0.35 μmCMOS工艺制造,面积为1 mm×2 mm,与MEMS器件封装在一起,并进行了实际测试,结果表明,该读出电路基本满足要求,并具有较低的噪声.     

一个应用于PHS系统的低噪声低功耗全数控LC振荡器

针对PHS通信系统,综合采用了反型数控MOS变容管、数控MOS变容管单元矩阵、动态元素匹配、流水线MASHΣ△调制器等多项旨在提高新型全数控LC振荡器(DCO)性能的电路技术,在SMIC 0.18μm CMOS工艺下设计了一种低噪声低功耗的DCO.经测试得到,该DCO的中心振荡频率为3.1GHz,频率调节范围为120MHz,电源电压为1.8V,电流为2.8mA.当振荡在3.1GHz时,该DCO输出信号在100kHz与1.2MHz频偏处的相位噪声分别为-102.3和-122.6dBc/Hz.测试结果表明,该DCO与国际上DCO设计的最新水平相比,在相位噪声与功耗等方面具有较高的优势.