一种改进的Reed译码算法

Ｒｅｅｄ算法是一种大数逻辑译码算法,它最初用于Ｒｅｅｄ－Ｍｕｌｌｅｒ码,对很多大数逻辑可译码都是很有意义的。本文首先对Ｒｅｅｄ－Ｍｕｌｌｅｒ码的编码原理及Ｒｅｅｄ译码算法进行分析,然后根据其编码原理,提出对Ｒｅｅｄ算法中校验和产生方法的一种改进方案,最后对改进算法的有效性进行了分析。     

一种基于大数逻辑判决和信道响应的HARQ算法

为了克服无线信道时变和多径衰落对信号传输的影响,全球微波互联接入(WiMAX)系统采用混合自动重传请求(HARQ)技术以提高数据传输的可靠性,确保服务质量。传统的非合并HARQ算法处理比较简单,内存需求较少,但是重传次数多,系统吞吐量低;合并译码HARQ算法能够有效减少重传次数,提高系统吞吐量,但是运算复杂度和内存需求较大。针对已有算法存在的不足,提出了一种基于大数逻辑判决(MLD)和信道冲激响应功率(CSI)的HARQ合并译码算法—MLD-CSI。该算法综合运用择多判决法则和择优选择法则,在接收端对多次重传的接收信号进行合并译码。分析和仿真结果表明,在时变和多径信道环境下,所提算法与MRC合并算法相比,几乎不损失系统的误码率和吞吐量性能,且运算复杂度和内存需求显著降低,非常适用于实际系统。      

通用显示译码器的种类及基本特性

译码集成电路是一种数字逻辑组合器件,其功能是将一种数码变换成另一种数码,译码输出状态是输入变量的各种组合结果,并且输出状态的改变无需依赖时钟脉冲信号的触发。按     

基于择多-非-图的忆阻加法器设计

针对基于忆阻器的数字逻辑设计中存在延时开销和面积开销较高的问题,提出了一种双择多-非-图（Double Majority-Inverter-Graph,DMIG）逻辑.该逻辑能在一个时钟周期内同步实现2个择多-非-图逻辑.通过初始化DMIG结构中的忆阻器为不同的逻辑状态,并在DMIG结构的两端施加不同的电压,在一步内并...     

Reed-Muller码的大数逻辑译码及其与Viterbi算法的比较

文章首先介绍了Reed-Muller码的发展历史,以及构造其生成矩阵的特殊方法,从而对Reed-Muller进行编码。其次,重点讨论了Reed-Muller码的大数逻辑译码,这是一种适用于Reed-Muller码的简单又有效的译码方法,并举例进行了详细地阐述。Viterbi算法广泛应用于分组码、卷积码的译码,考虑到它的最优译码特性,文章运用Viterbi算法对ReedMuller码进行译码,将其性能与大数逻辑译码进行比较。由于Reed-Muller码的网格图比较复杂,文章提出一种方法,通过将线性分组码的生成矩阵转换成面向网格的形式,减少了网格图的状态数,从而降低了Viterbi译码的复杂性。     

一种引入积分修正的二维信息大数逻辑LDPC译码算法

为了解决基于可靠度的迭代大数逻辑译码(Modified Reliability-based Iterative Majority Logic Decoding, MRBI-MLGD)算法的错误平层问题,提出了一种基于大数逻辑的低密度奇偶校验(Low Density Parity Check, LDPC)译码算法。所提算法在译码函数中引入积分修正项,实现了基于二维信息修正的译码策略,可有效降低错误平层。此外,与基于二元译码信息的的迭代大数逻辑译码(Binary Message Majority Logic Decoding, BM-MLGD)算法不一样,所提算法可适用于不同列重的LDPC码。仿真结果表明,所提译码算法在整个工作信噪比区间内都具有稳定的译码性能,表现出更好的普适性和鲁棒性。     

一种联合星座和伴随式信息的迭代译码算法

针对构造性的大数逻辑可译低密度奇偶校验(LDPC)码,联合信号星座和伴随式信息,提出一种基于可靠度的迭代大数逻辑译码算法。在校验节点,直接使用伴随式信息进行传递和处理;在变量节点,结合信源端的星座映射和伴随式进行译码信息收集和处理。理论分析和仿真实验结果表明,所提出的算法在保持优良译码性能的同时,具有更低的译码复杂度。     

磁耦合元胞自动机逻辑器件的形状可重配置结构

磁耦合元胞自动机逻辑器件(即纳磁体逻辑器件)是后CMOS时代的一种极具潜力的新技术,具有无引线集成、极低功耗和天然非易失性等优点.纳磁体逻辑器件由纳米级单畴磁体构成,而磁体的形状是其一个重要的器件特征参数.本文研究了不同特殊形状纳磁体的转换特性,获得了改变特殊形状器件状态的时钟场值.提出了基于不同尺寸特殊形状纳磁体的可重配置择多逻辑门,采用OOMMF软件验证了形状择多逻辑门的输入可重配置性,得到了顺序配置不同输入组合所需的时钟场.该可重配置门结构的提出为磁性可编程逻辑计算电路的实现奠定了重要的理论基础.     

一种改进的大数逻辑译码算法

大数逻辑译码算法的突出优点是实现非常简单,但其纠错能力不强。该文提出了一种改进方法,除利用接收矢量中正确码元提供的信息外,还利用了错误码元提供的信息。改进算法遵循码字错误概率最小和码元错误概率最小两种最佳译码准则,实现了最小距离译码。理论分析和仿真结果均表明改进算法可有效提高纠错能力。     

TETRA中Reed-Muller码的大数逻辑译码方法

TETRA数字集群移动通信系统的物理层协议中采用了缩短Reed-Muller(RM)码,它与经典RM码的差异极大,无法采用Reed大数逻辑译码算法.根据正交校验矩阵的特点,提出了一种一般线性分组码的正交校验矩阵的穷举搜索算法.使用该算法搜索了缩短RM码的正交校验矩阵,对搜索速度进行了分析.证明了该码是两步完全可正交码,给出了它的Massey大数逻辑译码方法.仿真结果表明,无论是硬判决还是软判决,该译码方法的纠错性能都优于伴随式译码方法.     

基于逻辑运算的卷积码译码方法

文章设计了一种基于逻辑运算的卷积码译码方法。该方法利用异或逻辑运算的因果互换关系,将接收数据与卷积码移位寄存器中数据按编码逻辑的反方向进行异或运算,并设计一定的算法得到译码重建。对(2,1,5)卷积码译码的研究和仿真结果表明,采用新算法能够完成卷积码的译码重建,算法简单,易于实现,具有进一步研究的价值。     

用于 LDPC 码快速译码的改进多比特翻转算法简

为了提高RRWBF算法的译码速度,提出一种多比特翻转机制来加快RRWBF算法的收敛速度。但是,使用该多比特翻转机制的RRWBF算法时,译码过程中出现与单比特翻转类似的循环翻转现象,影响其译码性能。为此,进一步提出一种循环翻转消除机制来破坏多比特翻转译码过程中产生的循环翻转,进而提高其译码性能。仿真结果显示,与单比特翻转算法相比,提出的基于循环翻转消除的多比特RRWBF算法以较小的译码性能损失换来译码速度的较大提升。     

一种适用于大数逻辑可译LDPC码的自适应译码算法

大数逻辑可译低密度奇偶校验(LDPC)码是一类具有较大列重的码,针对此类特殊的LDPC码,提出了一种基于整数可靠度的低复杂度自适应译码算法。在译码的过程中,算法对每个校验节点分别引入不同的自适应修正因子对外信息进行修正。仿真表明提出的自适应译码算法的性能与和积译码算法的性能相当,在误码率(BER)约为10-5时两种算法性能之间仅有0.1 d B的差异。所提算法具有复杂度低、可并行操作、全整数的信息传递等优点,十分有利于工程实现。     

DVB-T中Viterbi译码器的设计及FPGA实现

Viterbi作为一种最大似然译码算法广泛应用在数字地面视频广播中,但由于其较高算法复杂程度,对实现高速低功耗时延小且逻辑结构简单的译码器带来了挑战。首先为了实现高速的Vit-erbi译码器,ACSU采用全并行结构,度量值的溢出控制采用取模归一化方法,并简化比较器。其次为了实现低功耗时延小且控制逻辑简单的Viterbi译码器,SMU采用改进的前向追溯结构,只用一组单口的RAM实现译码输出。该译码器在Xilinx Virtex6上实现并验证通过,并具有较好的译码性能。     

FSO MIMO系统中迭代译码算法的研究

自由空间光通信（FSO）系统是一种新型的宽带接入系统,结合了光纤通信与微波通信的优点。但是FSO系统容易受到环境和天气状态的影响,把多输入多输出（MIMO）技术应用于FSO系统中可以有效改善大气对激光波束的影响,提高系统性能。文中主要研究了FSO-MIMO系统的空时译码问题,结合传统的一些译码算法,把Turbo码的迭代译码思想应用于FSO MIMO的空时译码中,分析了一种基于马尔科夫链蒙特卡洛（MCMC）算法的迭代译码方法。     

一种基于量化预处理的低复杂度LDPC译码算法

为了降低低密度奇偶校验(Low Density Parity Check,LDPC)码译码算法的复杂度,提出了一种基于量化预处理的LDPC迭代大数逻辑译码算法。该算法在迭代译码过程中,校验节点采用基于伴随式的信息处理方式,避免了外信息的计算;同时,变量节点基于回传的伴随式信息进行可靠度偏移大小的计算,并结合与当前码位相对应的调制映射信息进行可靠度偏移方向的设计。迭代更新时,变量节点采用基于信息匹配的可靠度更新规则。迭代前的量化预处理能避免实数乘法运算进入迭代过程,使其只涉及整数加法操作和逻辑操作。仿真结果表明,在保持译码性能的前提上,所提算法具有更低的译码复杂度。     

基于多/单比特切换机制的LDPC码两级WBF算法

为了提高低密度奇偶校验(LDPC)码的加权比特翻转(WBF)译码算法的译码速度和性能,文章提出了一种具有多/单比特切换机制的两级WBF译码算法.译码首先在第一级解码器中进行多比特翻转译码,当发现循环翻转或最大翻转函数值小于零时,跳到第二级解码器中进行单比特翻转继续译码,从而消除多比特的循环翻转和实现多比特向单比特译码的...     

瑞利信道下基于广义阈值函数的LDPC译码算法

现存的LDPC译码算法,其节点处理依据主要遵循大数逻辑准则和完全处理准则,对应的阈值参数一般是固定不变的,在性能和复杂度之间的均衡不够灵活.本文首先提出一种广义阈值函数,能应用于大多数基于可靠度的二元LDPC译码算法.通过调整阈值参数,可方便地控制参与迭代处理的节点队列.其次,本文提出一种基于伴随式和星座映射信息的非均匀量化译码算法,可进一步降低复杂度和存储负荷.实验结果显示,在瑞利信道下,本文算法能够在较低的量化比特下获得优良的译码性能;结合广义阈值函数,只有约30%的变量节点参与迭代运算,译码复杂度可显著降低.     

DMR标准RS码编译码器的FPGA实现

为了降低DMR标准Reed-Solomon（12,9）的译码复杂度,提出一种新的Step-by-Step译码算法。该算法通过计算伴随式,查找错误位置并同时计算修正子实现。与RS（255,239）和RS（255,249）相比,该算法不需要大量的存储器和复杂的逻辑控制,求逆运算也大为减少并且转化为有限域乘法器实现。该译码算法通过下载至Xilinx FPGA得到验证。     

DTMB标准中LDPC码的译码实现

提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码.在Altera公司的StratixⅡ-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器.FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45%的逻辑单元.