用于制备SOI材料的基于硅片键合和双层多孔硅剥离的薄外延硅膜转移技术

采用在阳极化反应时改变电流强度的办法,在高掺杂的P型硅(111)衬底上制备了具有不同多孔度的双层结构多孔硅层.用超高真空电子束蒸发技术在多孔硅表面外延生长了一层高质量的单晶硅膜.在室温下,该外延硅片同另一生长有热二氧化硅的硅片键合在一起,在随后的热处理过程中,键合对可在多孔硅处裂开,从而使外延的单晶硅膜转移到具有二氧化硅的衬底上以形成SOI结构.扫描电镜、剖面投射电镜、扩展电阻和霍尔测试表明SOI样品具有较好的结构和电学性能.     

双层多孔硅结构上的UHV/CVD硅外延

报道了采用超高真空化学气相淀积(UHV/CVD)在多孔硅层上的单晶硅外延技术.研究了两步阳极化法形成不同多孔度的双层多孔硅层及外延前对多孔硅进行长时间的低温真空预处理等工艺.对获得的外延层作了XRD、XTEM和扩展电阻等测量,测量结果表明硅外延层单晶性好,并和硅衬底、多孔硅层具有相同的晶向.硅外延层为P型,电阻率大于100Ω·cm.     

双层多孔硅结构上的UHV/CVD硅外延

报道了采用超高真空化学气相淀积 ( UHV/CVD)在多孔硅层上的单晶硅外延技术 .研究了两步阳极化法形成不同多孔度的双层多孔硅层及外延前对多孔硅进行长时间的低温真空预处理等工艺 .对获得的外延层作了 XRD、XTEM和扩展电阻等测量 ,测量结果表明硅外延层单晶性好 ,并和硅衬底、多孔硅层具有相同的晶向 .硅外延层为 P型 ,电阻率大于 1 0 0 Ω·cm.     

多孔硅的氧化过程

单晶硅变成多孔硅是在HF溶液中用阳极氧化来实现的。业已报导多孔硅由于氧化速率高而被用于IC器件的绝缘隔离。然而在氧化一段时间之后,在多孔硅和本体硅上面的二氧化硅表面间的高度差就成为一个问题了。其多孔性取决于阳极氧化的条件。在低电压情况下,反应层呈现无定形,而在较高电压的情况下用n型衬底阳极氧化,其反应层表现出单晶结构。本文叙述高度差的产生机构和多孔硅的氧化过程,特别是对于在低电流情况下形成的多孔硅。硅片系采用在P型、10～20欧姆·厘米、<111>取向的衬底上的n型、0.2～0.3欧姆·厘米、3微米厚的外延层。硼选择地通过n型外延层扩散到p型衬底。然后,硅片     

用于硅衬底隔离的选择性多孔硅厚膜的制备

在硅衬底上形成高阻隔离层对于提高硅基射频电路的性能具有重要意义.采用多孔硅厚膜作为隔离层,能够极大地降低衬底高频损耗.本文对n 型硅衬底上选择性多孔硅厚膜的制备进行了研究.通过在阳极氧化反应中采用不同的HF溶液的浓度、电流密度和反应时间来控制多孔硅的膜厚、孔隙度等特性.有效地减少了多孔硅的龟裂失效,得到的多孔硅最大膜厚为72μm.并测量了多孔硅的生长速率与表面形貌.     

用选择外延生长硅制备SOI所涉及的问题

外延侧向附晶生长(ELO)技术是在单晶硅上面的氧化岛的边缘引晶并在氧化层上附晶生长CVD硅来形成SOI层; ELO技术用常规的外延反应炉来生长外延硅;与别的SOI方法相比,这种SOI膜的缺陷密度低而且支承ELO硅的片子不发生曲翘变形;SOI/ELO膜的电学特性,诸如迁移率和寿命,与在同样反应炉中生长的同质外延层的电学特性类似;文中讨论了与ELO和选择外延生长(SEG)相关的问题;我们将介绍缺陷结构、生长速率与图形几何尺寸的关系和附晶生长速率方面的现况,我们还将讨论ELO/SEG膜的电学特性,特别是(用CVD附晶生长形成的)SiO_2/Si界面特性;文中将描述获得在硅膜下有连续氧化层的SOI膜所用的工艺,还将讨论制备这些薄层的潜力和所面临的问题。     

硅/硅直接键合的界面应力

硅/硅直接键合技术广泛应用于SOI,MEMS和电力电子器件等领域,键合应力对键合的成功和器件的性能产生很大的影响。键合过程引入的应力主要是室温下两硅片面贴合时表面的起伏引起的弹性应力;高温退火阶段由于两个硅片的热膨胀系数不同引起的热应力和由于界面的本征氧化层或与二氧化硅键合时二氧化硅发生粘滞流动引起的粘滞应力。另外,键合界面的气泡、微粒和带图形的硅片键合都会引入附加的应力。     

多孔硅对硅中缺陷的吸除效应

研究了在硅片背面采用阳极化方法形成的多孔硅层对硅片中浅底蚀坑和氧化层错的吸除效应．结果表明，该多孔硅层对硅中的缺陷形成有明显的吸除作用．采用ＸＴＥＭ分析了多孔硅和衬底硅之间的界面特性，发现在界面处存在一个“树枝”状无序结构的过渡区，分析认为该过渡区是一个吸除中心     

用于硅衬底隔离的选择性多孔硅厚膜的制备

在硅衬底上形成高阻隔离层对于提高硅基射频电路的性能具有重要意义。采用多孔硅厚膜作为隔离层 ,能够极大地降低衬底高频损耗。本文对n+型硅衬底上选择性多孔硅厚膜的制备进行了研究。通过在阳极氧化反应中采用不同的HF溶液的浓度、电流密度和反应时间来控制多孔硅的膜厚、孔隙度等特性。有效地减少了多孔硅的龟裂失效 ,得到的多孔硅最大膜厚为 72 μm。并测量了多孔硅的生长速率与表面形貌     

适合制作SOI结构的多孔硅技术

SOI(绝缘体上硅)衬底适合用来制作高性能器件。在制作SOI衬底方面最有前途的技术是那些以多孔硅氧化为基础的技术。多孔硅具有一系列独特的材料性能,适用于各种不同的SOI加工技术。     

Isolation of silicon film grown on porous silicon layer

We have investigated a new technology for dielectric isolation of a Si film grown epitaxially on a porous silicon layer. After oxidation of the porous silicon layer, a Si on Ohcidized Porous Silicon(SOPS) structure can be obtained. It is proposed that micropores pinch off quickly in the interfacial region between the porous silicon layer and the epitaxial film. A minimum yield calculated from Rutherford backscattering spectra of the epitaxial silicon film is 5.3%, and an electron Hall mobility of 600cm²/V.s is obtained in the film with a carrier concentration of 1 x 10¹⁷ /cm³. MOSFETs were fabricated on the SOPS structure.     

>16% thin‐film epitaxial silicon solar cells on 70‐cm2 area with 30‐µm active layer,porous silicon back reflector,and Cu‐based top‐contact metallization

We demonstrate the use of a copper‐based metallization scheme for the specific application of thin‐film epitaxial silicon wafer equivalent (EpiWE) solar cells with rear chemical vapor deposition emitter and conventional POCl₃ emitter. Thin‐film epitaxial silicon wafer equivalent cells are consisting of high‐quality epitaxial active layer of only 30 µm, beneath which a highly reflective porous silicon multilayer stack is embedded. By combining Cu‐plating metallization and narrow finger lines with an epitaxial cell architecture including the porous silicon reflector, a J_sc exceeding 32 mA/cm² was achieved. We report on reproducible cell efficiencies of >16% on >70‐cm² cells with rear epitaxial chemical vapor deposition emitters and Cu contacts. Copyright © 2011 John Wiley & Sons, Ltd.     

基于多孔硅牺牲层技术的压阻式加速度传感器的分析和设计

分析并设计了一种利用高选择自停止的多孔硅牺牲层技术制作压阻式加速度传感器的工艺,并利用外延单晶硅作为传感器的结构材料,这种工艺能精确地控制微结构的尺寸.利用多孔硅作牺牲层工艺,使用加入硅粉和(NH4)2S2O8的TMAH溶液通过在薄膜上制作的小孔释放多孔硅,能很好地保护未被覆盖的铝线.该工艺和标准的CMOS工艺完全兼容.     

基于多孔硅牺牲层技术的压阻式加速度传感器的分析和设计

分析并设计了一种利用高选择自停止的多孔硅牺牲层技术制作压阻式加速度传感器的工艺,并利用外延单晶硅作为传感器的结构材料,这种工艺能精确地控制微结构的尺寸.利用多孔硅作牺牲层工艺,使用加入硅粉和(NH4 ) 2 S2 O8的TMAH溶液通过在薄膜上制作的小孔释放多孔硅,能很好地保护未被覆盖的铝线.该工艺和标准的CMOS工艺完全兼容.     

200 mm超厚层IGBT用硅外延片滑移线控制

重点探究了直径200 mm超厚层硅片滑移线的影响因素以及控制方法。使用平板硅外延炉加工超厚层外延片,并使用颗粒测试仪SP1和光学干涉显微镜表征滑移线。从热应力是滑移线的主要成因出发,通过对衬底和基座背面凹槽的设计以及升温曲线的控制这三个方面改善了滑移线。结果表明,随着衬底倒角背面幅长和基座背面凹槽深度的增加,外延片的滑移线长度均呈现先减小后增大的趋势。衬底倒角最佳背面幅长为500μm,基座背面凹槽的最佳深度为0.80 mm。同时,在873 K下恒温3 min的升温工艺可以减少厚层硅外延片的滑移线。     

Evaluation of the influence of an embedded porous silicon layer on the bulk lifetime of epitaxial layers and the interface recombination at the epitaxial layer/porous silicon interface

Porous silicon plays an important role in the concept of wafer‐equivalent epitaxial thin‐film solar cells. Although porous silicon is beneficial in terms of long‐wavelength optical confinement and gettering of metals, it could adversely affect the quality of the epitaxial silicon layer grown on top of it by introducing additional crystal defects such as stacking faults and dislocations. Furthermore, the epitaxial layer/porous silicon interface is highly recombinative because it has a large internal surface area that is not accessible for passivation. In this work, photoluminescence is used to extract the bulk lifetime of boron‐doped (10¹⁶/cm³) epitaxial layers grown on reorganised porous silicon as well as on pristine mono‐crystalline, Czochralski, p⁺ silicon. Surprisingly, the bulk lifetime of epitaxial layers on top of reorganised porous silicon is found to be higher (~100–115 µs) than that of layers on top of bare p⁺ substrate (32–50 µs). It is believed that proper surface closure prior to epitaxial growth and metal gettering effects of porous silicon play a role in ensuring a higher lifetime. Furthermore, the epitaxial layer/porous silicon interface was found to be ~250 times more recombinative than an epitaxial layer/p⁺ substrate interface (S ≅ 10³ cm/s). However, the inclusion of an epitaxially grown back surface field on top of the porous silicon effectively shields minority carriers from this highly recombinative interface. Copyright © 2013 John Wiley & Sons, Ltd.     

多孔硅纵向孔隙率与残余应力分布的研究

利用电化学方法在p型重掺杂单晶硅(100)基体上制备了多孔硅薄膜,通过质量计算法得到多孔硅的孔隙率,并研究了多孔硅孔隙率随腐蚀深度变化的规律。利用显微拉曼光谱技术对多孔硅纵切面上的残余应力进行了测量,结果表明,多孔硅的孔隙率随腐蚀时间/深度的增加有先增加后减少的趋势;多孔硅纵向上存在拉伸残余应力,拉伸应力的分布与纵切面上孔隙率的分布成正比,先增大,再减小;到达多孔硅与基体硅的界面处时,拉伸应力减小为零,靠近硅一侧,转变为压应力;残余应力的最大值出现在临近多孔硅表面以下的区域。这主要与多孔硅制备过程中孔内HF酸浓度的降低和硅/电解液表面的电偶层有关。     

Fabrication and thermal evaluation of silicon on diamond wafers

Silicon on diamond (SOD) is proposed as a superior alternative to conventional silicon on insulator (SOI) technology for silicon-based electronics. In this paper, we present a novel SOD structure in which the active Si layer is in direct contact with a thick, highly oriented diamond (HOD) layer that is directly attached to a heat sink. In contrast to the earlier work,^1,2 the diamond film is relatively thick (∼70 μm), free standing, and close to single crystalline, thus possessing much greater thermal conductivity and no limitation of the Si backing wafer. Two different fabrication schemes are investigated: (1) direct growth, where the Si-device layer makes contact with the nucleation side of the diamond layer; and (2) wafer fusion, where the Si device layer makes a direct contact with the diamond growth surface. Thermal evaluation was performed using metallic microheaters. These studies clearly showed more than one order of magnitude better thermal management properties of diamond with respect to Si and SOI.     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.