排序方式: 共有32条查询结果,搜索用时 15 毫秒
1.
采用在阳极化反应时改变电流强度的办法 ,在高掺杂的 P型硅 (111)衬底上制备了具有不同多孔度的双层结构多孔硅层 .用超高真空电子束蒸发技术在多孔硅表面外延生长了一层高质量的单晶硅膜 .在室温下 ,该外延硅片同另一生长有热二氧化硅的硅片键合在一起 ,在随后的热处理过程中 ,键合对可在多孔硅处裂开 ,从而使外延的单晶硅膜转移到具有二氧化硅的衬底上以形成 SOI结构 .扫描电镜、剖面投射电镜、扩展电阻和霍尔测试表明 SOI样品具有较好的结构和电学性能 相似文献
2.
对条栅CMOS/SIMOX倒相器在不同偏置条件下进行了^60Coγ射线的总剂量辐照试验,比较研究了PMOS、NMOS对倒相器功能的影响,发现NMOS抗总剂量副照性能比PMOS差,主要是NMOS引起器件功能的失效。 相似文献
3.
通过硅 (111)衬底淀积的单层 Co或 Co/ Ti双金属层在不同退火温度的固相反应 ,在硅上形成制备了多晶和外延 Co Si2 薄膜 .用电流 -电压和电容 -电压 (I- V/ C- V)技术在 90 K到室温的温度范围内测量了 Co Si2 / Si肖特基接触特性。用肖特基势垒不均匀模型分析了所测得的 I- V特性 ,在较高温度下 (≥~ 2 0 0 K)或较低温度的较大偏压区域 ,I- V曲线能用热激发和在整个结面积上势垒高度的高斯分布模型描述 .而在较低温度的较小偏压区域 ,电流由流过一些小势垒高度微区的电流决定 ,从而在低温 I- V曲线上在约 10 - 7A处有一个“曲折”. 相似文献
4.
5.
本文研究了n型硅阳极化的高选择和自终止工艺,并将该工艺用于形成多孔氧化硅全隔离SOI结构.采用这种FIPOS(FullIsolationbyPorousOxidizedSilicon)技术在n-/n+/n-衬底上形成的SOI(SiliconOnInsulator)结构,其顶层硅岛厚度可控制在较广范围(从100nm到数μm),且硅岛宽度可大于100μm.XTEM结果显示顶层硅/氧化层界面非常平整和均匀.在硅膜厚300nm的FIPOS衬底上采用2μm硅栅工艺制备了N沟和P沟MOS晶体管和21级环形振荡器,环振的门延迟为396ps. 相似文献
6.
SIMOX材料中隐埋氧化层的针孔漏电可使器件完全失效,本用CuSO4电解电镀法测定了不同工艺条件制备的SIMOX材料BOX中的针孔密度并用改进的二维程序定性分析了经起针孔的杂质临界颗粒尺寸。 相似文献
7.
WSi_2栅和Si栅CMOS/BESOI的高温特性分析 总被引:1,自引:0,他引:1
用厚膜BESOI(BondingandEtch-backSilicon-On-Insulator)制备了WSi2栅和Si栅4007CMOS电路,在室温~200℃的不同温度下测量了其P沟、N沟MOSFET的亚阈特性曲线,分析了阈值电压和泄漏电流随温度的变化关系。 相似文献
8.
9.
TransientradiationeffectsinCMOSinvertersfabricatedonSIMOXandBESOIwafersZhuShi-Yang(竺士炀),LinCheng-Lu(林成鲁)(StateKeyLaboratoryof... 相似文献
10.
通过在硅(100)衬底上淀积的Co(3nm)/Ti(1nm)双金属层在不同退火温度下的固相反应,在硅衬底上制备了超薄外延CoSi2薄膜.在低温下,用弹道电子显微术(BEEM)及其谱线(BEES)测量了CoSi2/Si接触的局域肖特基势垒高度.对于800℃退火的CoSi2/Si接触,势垒高度的空间分布基本符合高斯分布,其峰值在599meV,标准偏差为21meV.而对于700℃退火样品,势垒高度分布很不均匀,局域的势垒高度值分布在152meV到870meV之间,这可归因于CoSi2薄膜本身的不均匀性. 相似文献