共查询到10条相似文献，搜索用时 15 毫秒
1.
《固体电子学研究与进展》2013,(6)
稳定的非挥发性存储器(Non-volatile memory,NVM)是射频识别标签系统中的重要组成部分,作为系统的信息承载体,用于存储用户或产品的基本信息。NVM的性能和造价是约束其发展的主要因素,为了改善非挥发性存储器的性能和降低其成本,文中基于传统的非挥发性存储器EEPROM,采用UMC 0.18μm标准CMOS工艺,优化设计了一个存储容量为256位高性能低成本的单栅非挥发性存储器,从工作电压、效率、速度和功耗的角度,对存储单元进行了隔离保护处理,改进了电荷泵的升压模块和稳压模块,采用电压检测型灵敏放大器。电源电压1.8V,编程电流为42μA,读电流为2μA,编程时间为5ms/bit,读速率为2Mb/s。 相似文献
2.
3.
提出了一种新型灵敏放大器,电路由单位增益电流传输器、电荷转移放大器及锁存器三部分组成。基于0.18μm标准CMOS单元库的仿真结果表明,与现有几种灵敏放大器相比,新型灵敏放大器具有更低的延时和功耗,在1.8 V工作电压、500 MHz工作频率、80μA输入差动电流以及DSP嵌入式SRAM6T存储单元测试结构下,每个读周期的延迟为728 ps,功耗为10.5fJ。与电压灵敏放大器相比,延迟减少约41%,功耗降低约50%;与常规电荷转移灵敏放大器相比,延迟减少约22%,功耗降低约37%;与WTA电流灵敏放大器相比,延迟减少11%,功耗降低31.8%。 相似文献
4.
基于0.13μm标准逻辑工艺的1 Mb阻变存储器设计与实现 总被引：2，自引：2，他引：0
采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1T1R结构的阻变存储器.描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧凑的斜坡脉冲写驱动以及可验证的读取参考系统.芯片实现了22F<'2>的存储单... 相似文献
5.
采用0.18 μm CMOS工艺设计和实现了一种适用于100 Gbit/s以太网PCS链路的高速异步FIFO 芯片。采用双端口8T结构替代存储器,提高了工作速率。灵敏放大器利用锁存放大器和预充电技术来放大位线上微小信号,减少了传播延迟。为了减小读写时间,研究了存储单元晶体管尺寸对电平翻转时间的影响,既满足了快速访问的要求,又获得了高可靠性的信号传输。芯片(包括焊盘)面积为1.43 mm2。测量结果表明,该FIFO可工作于1.05 GHz,输出信号的眼图清晰,水平张开度达到0.91UI。当电源电压为1.8 V时,电路功耗为143.3 mW。该FIFO适用于16×6.25 Gbit/s以太网PCS链路系统。 相似文献
6.
为了降低芯片面积和功耗,提出了一种10 Gb/s光接收器跨阻前置放大电路。该电路采用了两个带有可调共源共栅（RGC）输入的交叉有源反馈结构,其中的跨阻放大器未使用电感,从而减少了芯片的总体尺寸。该跨阻前置电路采用0.13μm CMOS工艺设计而成,数据速率高达10 Gb/s。测试结果表明,相比其他类似电路,提出的电路芯片面积和功耗更小,芯片面积仅为0.072mm2,当电源电压为1.3 V时,功率损耗为9.1 mW,实测平均等效输入噪声电流谱密度为20pA/（0.1-10）Hz,且-3dB带宽为6.9 GHz。 相似文献
7.
在集成电路设计制造水平不断提高的今天,SRAM存储器不断朝着大容量、高速度、低功耗的方向发展。文章提出了一款异步256kB(256k×1)SRAM的设计,该存储器采用了六管CMOS存储单元、锁存器型灵敏放大器、ATD电路,采用0.5μm体硅CMOS工艺,数据存取时间为12ns。 相似文献
8.
9.
1Gb/s CMOS调节型共源共栅光接收机 总被引：3，自引：3，他引：0
基于特许0.35μm EEPROM CMOS标准工艺设计了一种单片集成光接收机芯片,集成了双光电探测器(DPD)、调节型共源共栅(RGC)跨阻前置放大器(TIA)、三级限幅放大器(LA,limiting amplifier)和输出电路,其中RGCTIA能够隔离光电二极管的电容影响,并可以有效地扩展光接收机的带宽。测试结果表明,光接收机的3dB带宽为821MHz,在误码率为10-9、灵敏度为-11dBm的条件下,光接收机的数据传输速率达到了1Gb/s;在3.3V电压下工作,芯片的功耗为54mW。 相似文献