一种改进的LDPC码译码算法

文中提出了一种改进的基于加权错误校验的LDPC码比特反转算法,该算法不需要软信息,译码时采用了设定判决门限的方法,减少了译码过程中的迭代次数和译码复杂度.仿真结果表明:对于高Girth、低码率的LDPC码,该算法达到了比多种利用软信息的比特反转算法更少的迭代次数和更优异的性能.     

解码前传半双工中继信道下协作LDPC码设计

为逼近解码前传半双工中继信道容量,该文提出一种协作LDPC编码结构及度分布优化方法。与双层删除LDPC码不同,该结构将中继校验比特视为协作LDPC码的一部分,目的端利用从信源和中继接收的消息进行联合译码获得信源信息。为了分析协作LDPC码性能,拓展传统外信息转移(EXIT)图,推导了基于消息错误概率的双层EXIT图噪声门限分析方法。在此基础上,提出了协作LDPC码度分布优化方法,采用差分进化算法搜索了一组具有最大噪声门限的协作LDPC码。实验仿真证明,与双层删除LDPC码相比,协作LDPC码的性能得到了不同程度的改善。     

基于伴随向量和的软值翻转LDPC译码算法

通过分析置信传播译码算法失败时错误比特位的软值分布,提出了一种基于伴随向量和的软值翻转译码算法,该算法将伴随向量和中校验方程错误次数转化为错误比特位分布参数,在某个迭代次数时通过一种选择准则将部分比特位软值仅仅翻转一次,对于存在较多相关行的LDPC码,在几乎不增加译码复杂度(仅为O(N))的同时,较大程度上降低了误帧率.     

一种LDPC编码高阶调制系统的联合解调解码方法

该文用一种级联码模型描述了LDPC编码高阶调制系统。该级联码模型以LDPC码为外码,二-十进制转换码为内码,再加一个删余模块构成。基于这种级联码模型,该文给出了其联合校验方程和二分图,并提出了级联码置信度传播算法,实现了LDPC编码高阶调制系统的联合解调解码。仿真表明,该文提出的联合解调解码算法有效地改进了LDPC编码高阶调制系统的性能。     

基于可靠性的LDPC码软判决解码算法的研究

描述Gallager提出的LDPC码的第一解码方案，在此基础上提出基于可靠性的软判决解码算法。软判决算法充分考虑了接收符号的可靠性信息。为了防止相同位的重复翻转，算法中引入了“禁翻”(taboo)功能。为了快速搜索翻转位，对不满足的校验方程数采用最大投票数排队算法。这些措施的合理应用提高了基于校验和的位翻转解码算法的性能。     

基于自身可信度的低复杂度LDPC码位翻转解码算法

提出一种基于位翻转的低复杂度、便于硬件实现的LDPC码解码算法.该算法充分利用变量节点的本征信息来计算翻转判决函数,减少了对其它变量节点软信息的需求,因此大大降低了解码硬件实现的复杂度,同时保证翻转判决函数具有较高的可靠性.利用该算法,对RS-based LDPC码进行的仿真结果表明,改进算法的解码性能接近甚至略优于IMWBF算法.     

Turbo码概率-代数联合解码算法

Turbo码采用修正的BAHL et al.算法实现解码.这是一种基于软值的概率迭代解码算法.本文在保持Turbo码迭代软解码算法优点的基础上,充分利用Turbo码编码器结构这一确知条件,结合代数解码原理,提出了一种Turbo码概率-代数联合解码算法.该算法结合了概率解码和代数解码的优点,又有效避免了误差传播的发生,使Turbo码的纠错性能在原经典算法的基础上得到进一步的提高.该算法不仅为降低Turbo码的比特误码率和误差地板值提供了一种新的研究途径,而且因其更好的纠错性能而具有十分明显的实用价值.仿真实验结果显示,在比特误码率(BER)为10^-3~10^-4时,与经典Turbo码解码算法相比,采用该算法能获得0.1dB左右的编码增益.     

非规则LDPC码的不等错误保护性能研究

提出了一种具有不等错误保护性能的非规则低密度校验(LDPC,low-density parity-check)码信道编码方案, 构造了重量递增校验(weight-increasing parity-check)矩阵,系统编码时,重要信息比特映射到LDPC码的“精华”比特上。AWGN和Rayliegh衰落信道的仿真结果表明,与随机构造的非规则LDPC码相比,WICP-LDPC码具有好的UEP性能。     

LDPC码的改进迭代比特翻转译码算法

为提高低密度奇偶校验(LDPC)码的低复杂度硬判决译码算法的性能,提出了一种改进的比特翻转(BF)译码算法,在迭代时利用一个交替的门限模式对多个比特进行翻转,降低了每次迭代时比特被错误翻转的概率,从而有效提高了译码性能.仿真结果表明,与BF算法相比,该算法在保持低复杂度的基础上获得了更好的译码性能和更快的收敛速度.     

FQPSK软解调信息提取新方法

为实现FQPSK调制与LDPC码结合的高功率和高效率调制编码系统,需要解码软信息的提取.通过应用卷积码的译码方式,得到了FQPSK的最大后验概率(MAP)软解调新方法,该方法能有效提取译码所需软信息,与LDPC码的SPA译码算法相结合,实现了LDPC码的软判决译码,得到了好的译码性能.FQPSK的新MAP解调比Viterbi解调方式有更好的性能,同时降低了接收机的复杂度.理论分析和仿真结果表明,新方法与多元LDPC码软解码方法联合,提高了功率的利用率和频谱效率,与QPSK调制方法相比,只有很小的性能损失,但系统的整体功率效率得到了提高.     

基于新停止准则的多进制LDPC码加权符号翻转译码算法

为了降低多进制低密度奇偶校验(Low-Density Parity-Check,LDPC)码译码算法的复杂度,该文提出了基于新停止准则的符号翻转译码算法。该算法根据翻转函数和接收比特可靠性度量来确定对应的翻转符号,通过分析不满足校验方程个数的变化趋势来提前终止迭代。仿真结果表明,新算法在保持原有符号翻转译码算法误码性能不变的情况下,极大地减少了译码迭代次数,取得了译码性能和复杂度的折衷。     

基于分布式奇偶校验码的低复杂度极化码SCLF译码算法

针对极化码串行抵消列表比特翻转(Successive Cancellation List Bit-Flip, SCLF)译码算法复杂度较高的问题,提出一种基于分布式奇偶校验码的低复杂度极化码SCLF译码(SCLF Decoding Algorithm for Low-Complexity Polar Codes Based on Distributed Parity Check Codes, DPC-SCLF)算法。与仅采用循环冗余校验(Cyclic Redundancy Check, CRC)码校验的SCLF译码算法不同,该算法首先利用极化信道偏序关系构造关键集,然后采用分布式奇偶校验(Parity Check, PC)码与CRC码结合的方式对错误比特进行检验、识别和翻转,提高了翻转精度,减少了重译码次数。此外,在译码时利用路径剪枝操作,提高了正确路径的竞争力,改善了误码性能,且利用提前终止译码进程操作,减少了译码比特数。仿真结果表明,与D-Post-SCLF译码算法和RCS-SCLF译码算法相比,所提出算法具有更低的译码复杂度且在中高信噪比下具有更好的误码性能。     

一种带辅助译码比特的Polar码译码方法

在传统的Polar码译码的基础上,引入辅助译码比特,构造了一个辅助的Polar码字以提高译码性能。辅助比特由信道选择辅助窗口内的信息位决定。接收端如译码失败,将进行二次译码尝试。译码方案分两阶段进行：基于相同结构的扩展生成矩阵,将辅助译码比特译出;结合译出的辅助比特,对原码字进行译码,提高译码成功率。仿真结果显示,使用所提方法进行译码,其译码性能明显优于普通串行抵消译码方法;与两种传统的自动重传请求方案相比,能分别获得1 dB和1.9 dB的性能增益。     

一种简单的Turbo码的迭代停止判据

Turbo码提出之后,由于其优异的性能成为研究热点。但为了得到其优异的性能,在译码过程中需要进行多次迭代,这造成巨大的译码延时。在不影响性能的情况下,为减少译码延时,迭代停止在Turbo码迭代译码过程中十分重要。提出一种基于似然比绝对值大于某一门限的比特数目的迭代停止判据。并且给出平均迭代次数、译码性能的仿真。仿真结果证明该算法的有效性。     

光通信中基于分组Turbo码的一种改进Chase译码算法

为了适应光通信发展的要求,依据分组Turbo码(BTC)传统Chase译码算法的分析,提出了一种基于不对等可靠位数的改进新译码算法。使用该算法在每次迭代时将产生一个可靠度参数对外部信息进行修正,从而提高BTC的译码性能。仿真结果表明:在误码率(BER)为10-5且迭代4次的情况下,新BTC译码算法与传统Chase译码算法相比,其净编码增益(NCG)提高了0.9dB,并且在最差情况下给系统增加的译码复杂度都不大。     

改进的离散字母表迭代译码算法研究

为了优化LDPC迭代译码性能和降低算法复杂度,提出了一种改进的基于Gallager A算法的2b离散字母表迭代译码算法。在每一轮迭代中,Tanner图上的校验节点与变量节点之间所传递的消息有1b表示符号值,另1b反映码字结构特性,其中变量节点更新规则是通过查表法来实现的。在二元对称信道下针对列重为3的规则LDPC码做了仿真实验,仿真结果表明该算法性能明显优于原算法,并且具有较低的复杂度。     

LDPC短码的编译码研究

这里研究了原模图LDPC码和BP译码算法,首先提出了一种基于PEG算法构造原模图LDPC码的算法,该码字在码率为1/2,码长256比特的情况下,译码性能超过了PEG算法,然后针对LDPC短码不可避免存在四环的特殊性,提出了一种修正四环中变量节点迭代信息的BP译码改进算法,使得具有四环的LDPC短码的译码性能得到较大提升。     

极化码的多比特译码算法研究

针对极化码的连续消除列表（successive cancellation list,SCL）译码算法的高时延问题,提出了基于对数似然比的多比特SCL（multi-bit SCL,MSCL）译码算法,可以在一个判决时刻同时译出多个码字比特,在不损失译码性能的前提下,将译码时延由3N-2个时钟降为4N/M-2个时钟,相比于现有的多比特SCL译码算法,MSCL译码算法具有更低的路径度量值计算复杂度。为了降低循环冗余校验（cyclical redundancy check, CRC）辅助的SCL（CRC aided SCL,CA-SCL）译码算法的译码时延以及存储空间,提出了分段CRC辅助的MSCL（segmented CRC-aided MSCL,SCA-MSCL）译码算法,并提出了分段信息码字长度修正算法,来保证在信息位索引集A不变的前提下,实现每一分段结尾处对应的信息位索引能够被M整除。SCA-MSCL算法可以借助多个CRC判决来尽可能早地输出译码码字,从而减少译码器的存储空间以及译码时延。     

硬件可实现的LDPC译码算法研究

低密度奇偶校验(LDPC)码有着较强的纠错能力,已被确定为第四代移动通信技术中首选码字。分析对比了几种LDPC译码算法的过程,基于硬件可实现性这一研究热点,对传统的译码算法进行了优化,提出一种易于硬件实现的LDPC译码算法。仿真结果表明:归一化最小和算法在不增加迭代次数,码长较长的情况下也有着很好的译码性能,适合在LDPC译码器的硬件实现中推广。     

采用C语言FPGA技术实现LDPC码译码算法

针对LDPC码(Low Density Parity Check Codes)译码算法的特点和最新一代Impulse C语言的并行编程技术,提出一种对LDPC码译码器进行FPGA(Field Programmable Gate Array)设计与实现的便捷新方案,以获得译码速率和硬件资源消耗的平衡.在XC2V2000芯片上实现了一种码率1/2,码长2500的(3,6)LDPC码译码器.实验表明当最大迭代次数为10次,主频50MHz时,译码速率可达10Mbps.