SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B+离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B 离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

Ti/4H-SiC SBD中子辐照效应的研究

采用1 MeV的中子对Ti/4H-SiC肖特基势垒二极管(SBD)的辐照效应进行研究,观察了常温下的退火效应.实验的最高中子剂量为1×1015 n/cm2,对应的γ射线累积总剂量为33 kGy (Si).经过1×1014 n/cm2的辐照后,Ti/SiC肖特基接触没有明显退化;剂量达到2.5×1014 n/cm2后,观察到势垒高度下降;剂量达到1×1015 n/cm2后,势垒高度从1.00 eV下降为0.93eV;经过常温下19 h的退火后,势垒高度有所恢复,表明肖特基接触的辐照损伤主要是由电离效应造成的.辐照后,器件的理想因子较辐照前有所上升;器件的正向电流(VF=2V)随着辐照剂量的上升而下降.     

高电流密度金刚石肖特基势垒二极管研究

报道了一种具有高正向电流密度和高反向击穿场强的垂直型金刚石肖特基势垒二极管器件。采用微波等离子体化学气相沉积(MPCVD)技术在高掺p~+单晶金刚石衬底上外延了一层275 nm厚的低掺p~-金刚石漂移层,并通过在样品背面和正面分别制备欧姆和肖特基接触电极完成了器件的研制。欧姆接触比接触电阻率低至1.73×10~(-5)Ω·cm~2,肖特基接触理想因子1.87,势垒高度1.08 eV。器件在正向-10 V电压时的电流密度达到了22 000 A/cm~2,比导通电阻0.45 mΩ·cm~2,整流比1×10~(10)以上。器件反向击穿电压110 V,击穿场强达到了4 MV/cm。     

Vishay推出新型60A、100V双高压Trench MOS肖特基势垒整流器

Vishay公司.推出一款新型TrenchMOS肖特基势垒(TMBS)整流器,其正向电压是迄今为止此类器件中最低的。新型V60100C采用共阴极30AX2配置,其额定电流及额定电压分别为60A及100V,该器件在30A及125°C时正向压降(每脚)为0.70V,在30A及25°C时为0.79V。专为在70W～800W的高频开关模式     

4H-SiC混合 PN/ Schottky二极管的研制

报道了 4H- Si C混合 PN / Schottky二极管的设计、制备和特性 .该器件用镍作为肖特基接触金属 ,使用了结终端扩展 (JTE)技术 .在肖特基接触下的 n型漂移区采用多能量注入的方法形成 P区而组成面对面的 PN结 ,这些 PN结将肖特基接触屏蔽在高场之外 ,离子注入的退化是在 15 0 0℃下进行了 30 min.器件可耐压 6 0 0 V,在 6 0 0 V时的最小反向漏电流为 1× 10 - 3A/ cm2 . 10 0 0μm的大器件在正向电压为 3V时电流密度为 2 0 0 A/ cm2 ,而 30 0μm的小尺寸器件在正向电压为 3.5 V电流密度可达 10 0 0 A/ cm2     

3300V碳化硅肖特基二极管及混合功率模块研制

基于数值仿真结果,采用结势垒肖特基(JBS)结构和多重场限环终端结构实现了3 300 V/50 A 4H-SiC肖特基二极管(SBD),所用4H-SiC外延材料厚度为35 μm、n型掺杂浓度为2× 1015cm-3.二极管芯片面积为49 mm2,正向电压2.2V下电流达到50 A,比导通电阻13.7 mΩ· cm2;反偏条件下器件的雪崩击穿电压为4 600 V.基于这种3 300 V/50 A 4H-SiC肖特基二极管,研制出3 300 V/600 A混合功率模块,该模块包含24只3 300 V/50 A Si IGBT与12只3 300 V/50 A 4H-SiC肖特基二极管,SiC肖特基二极管为模块的续流二极管.模块的动态测试结果为:反向恢复峰值电流为33.75 A,反向恢复电荷为0.807 μC,反向恢复时间为41 ns.与传统的Si基IGBT模块相比,该混合功率模块显著降低了器件开关过程中的能量损耗.     

4500V碳化硅肖特基二极管研究

设计了一种阻断电压4 500V的碳化硅(SiC)结势垒肖特基(JBS)二极管。采用有限元仿真的方法对器件的外延掺杂浓度和厚度以及终端保护效率进行了优化。器件采用50μm厚、掺杂浓度为1.2×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构。正向电压4V下导通电流密度为80A/cm2。     

微波肖特基势垒二极管硅化物工艺技术研究

对微波肖特基中、低势垒二极管硅化物的工艺技术进行了研究。用Ｎｉ－Ｓｉ硅化物作中势垒硅化物,用Ｔｉ－Ｓｉ硅化物作低势垒硅化物。通过设计和工艺实验,得到温度、时间、真空度等取佳工艺技术条件。在保持微波肖特基二极管势垒特征的同时,提高了反向电压,增强了它的稳定性和可靠性。     

标准CMOS工艺集成肖特基二极管设计与实现

提出了一种在标准CMOS工艺上集成肖特基二极管的方法,并通过MPW在charted 0.35μm工艺中实现.为了减小串连电阻,肖特基的版图采用了交织方法.对所设计的肖特基二极管进行了实测得到I-V,C-V和S参数,并计算得出所测试肖特基二极管的饱和电流、势垒电压及反向击穿电压.最后给出了可用于SPICE仿真的模型.     

Breakdown and capacitance properties of hyperabrupt epitaxial Schottky barrier diodes

An analysis of the breakdown and capacitance properties of punch-through hyperabrupt epitaxial Schottky barrier diodes has been carried out. Results are given for the dependence of breakdown voltage of such a device on surface concentration and epitaxial layer thickness. Design curves are given for epitaxial hyperabrupt schottky varactor diodes. The design procedure yields an optimal impurity profile in which just-punch-through occurs at the highest voltage of operation. This gives a maximum dynamic range of operation still keeping the series resistance to a minimum. A corrected boundary condition to determine the profile constants associated with an n/n⁺ (high/low) junction is also given.     

采用场板和边缘终端技术的大电流Ni/4H-SiC SBDs

研究了4H-SiC低缺陷密度外延层的制造和Ni/SiC肖特基势垒二极管的正、反向电学特性。采用了偏8°4H-SiC衬底上台阶控制外延方法进行同质外延,外延温度1580℃,最后得到了低缺陷密度的3英寸外延片。采用了原子力显微镜和扫描电子显微镜进行了测试。在外延片上进行的Ni/4H-SiC肖特基势垒二极管的制造,采用了B+离子注入形成的一个非晶区域作为边缘终端,然后使用经过1000℃下退火10min的PECVD生长的SiO2作为场板介质。最终得到的Ni/4H-SiC肖特基势垒二极管的理想因子为1.03,势垒高度为1.6eV,在反向偏压1102V时,漏电流密度只有1.15×10-3A/cm2。在正向压降3.5V时得到了7.47A的大电流输出,特征导通电阻为6.22Ω.cm2。     

High voltage 4H-SiC Schottky barrier diodes

Characteristics of 4H-SiC Schottky barrier diodes with breakdown voltages up to 1000 V are reported for the first time. The diodes showed excellent forward I-V characteristics, with a forward voltage drop of 1.06 V at an on-state current density of 100 A/cm². The specific on-resistance for these diodes was found to be low (2×10 ^-3 Ω-cm² at room temperature) and showed a T ^1.6 variation with temperature. Titanium Schottky barrier height was determined to be 0.99 eV independent of the temperature. The breakdown voltage of the diodes was found to decrease with temperature     

用弹道电子发射显微术研究超薄金属硅化物/硅肖特基接触

采用弹道电子发射显微术 ( BEEM)技术对超薄 Pt Si/Si、Co Si2 /Si肖特基接触特性进行了研究 ,并与电流 -电压 ( I- V)及电容 -电压 ( C- V)测试结果进行了对比 .研究了 Ar离子轰击对超薄Pt Si/n- Si肖特基接触特性的影响 .BEEM、I- V/C- V技术对多种样品的研究结果表明 ,I- V/C- V测试会由于超薄硅化物层串联电阻的影响而使测试结果产生严重误差 ;BEEM测试则不受影响 .随着离子轰击能量增大 ,肖特基势垒高度降低 ,且其不均匀性也越大 .用 BEEM和变温 I- V对超薄 Co Si2 /n- Si肖特基二极管的研究结果表明 ,变温 I- V测试可在一定程度上获得肖特基势垒     

无二极管的高压BUCK芯片低功耗自举供电电路设计

BUCK芯片中传统的自举电路都需要一个肖特基二极管,由于工艺限制,用普通二极管并联得到,这种做法很占芯片面积,不利于芯片集成。采用新颖的自举电路,用一个高压PMOS管代替了传统结构中的二极管,其电流导通能力更强,导通压降更小,并且能够在更广泛的工艺上实现。该电路还实现了整流管全集成供电,相对于用普通二极管做的自举电路模块节省了约8.9%的面积,并且进一步降低了功耗。电路基于0.5μm BCD工艺库,利用Cadence和Hspice软件进行电路仿真,在芯片系统典型应用环境下仿真得到BS引脚电压比LX引脚高约4.56 V,静态电流42.82μA。     

Compact NRD-Guide Switch by Using Schottky Barrier Diodes

Based on a miniaturized NRD-guide coupling structure, a new switch circuit is proposed. The 3dB coupler and two schottky barrier diodes with improved diode mounts and matching circuits are used. It features with wideband performance and compact size. The high isolation performance can also be realized using the same circuit by adjusting the bias currents of the diodes. An experimental prototype is implemented and the tested characteristics are supplied.     

肖特基二极管异常击穿特性曲线的研究

本文简述了肖特基二极管的原理,结构、性能特点,分析了生产中经常出现的异常击穿特性曲线,并提出了相应的改进措施.     

Correlation between Interfacial Oxides and Electrical Characteristics of GaN Schottky Diodes

The electrical characteristics of GaN schottky diode with and without the interracial oxides are compared in this paper. The influence of interracial oxides on the electrical characteristics of the schottky diodes has been confirmed by the I-V, C-V measures. We find the barrier height have a reduction of 0.05 eV- 0.1 eV. There is an interracial insulating oxide with the thickness of 0. 05 nm- 0. 1 nm after conventional cleaning. Either the forward or the backward currents increase. The backward punch through voltages are reduced to 50% and the capacitances have increased by 100%.