基于TSV绑定的三维芯片测试优化策略

本文提出一种三维片上系统(3D SoC)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D SoC绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进一步降低约20%的测试成本.     

一种3D堆叠集成电路中间绑定测试时间优化方案

中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势.     

FMC环境下的多终端绑定机制

随着固定移动融合网络和智能终端的高速发展,用户已经不满足于只通过一个终端获取业务,同一用户多个终端间的协同成为业界研究的重点.本文首先提出了一种基于网络侧的多终端绑定机制,通过这种绑定机制可以将FMC环境下的多个终端绑定起来构成一个虚拟终端,使接入固定网的终端和接入移动网络的终端联合起来为用户提供服务,实现多终端协同.为了解决绑定机制中的终端选择问题,本文构建了一个多属性加权数学模型,以辅助终端选择,并通过原型系统验证了所提出的绑定机制的有效性.     

网页中的数据绑定

数据绑定（DataBinding）是一种通告机制,它将网页中数据意识标记元素通过数据对象及绑定代理与一个数据源链接。数据对象向网页提供数据源的数据,网页中的数据意识标记元素显示数据,绑定代理来保证数据提供与数据使用之间的同步。本文将介绍如何在网页中进行数据绑定。向网页中加入数据对象数据对象简称DSO,它与VB中的数据控件意义一致,它首先读取数据源的数据并存储在客户机上（这时称为记录集Recordset）,然后再将记录集中的数据提供给网页元素。4．0及更新版本的InternetExplorer支持以下几种数据对象：*TabularDataControl…     

2D-Torus众核任务绑定与调度的近似算法

任务绑定与调度是众核软件综合过程中要研究的关键问题,由于众核平台的多样性与特殊性,任务绑定与调度算法在设计时需要充分考虑任务集与物理平台的特性.本文针对2D-Torus同构众核处理器平台,提出一种基于BAMSE近似算法的任务绑定与调度方案,实现了具有通信开销的非独立任务集到物理内核的绑定,并通过实验探究了改进后的BAMSE算法在2D-Torus众核平台上实现任务绑定与调度的性能.     

基于边沿延时翻转的绑定前硅通孔测试方法

硅通孔（Through-Silicon Via,TSV）在制造过程中发生开路和短路等故障会严重影响3D芯片的可靠性和良率,因此对绑定前的TSV进行故障测试是十分必要的.现有的绑定前TSV测试方法仍存在故障覆盖不完全、面积开销大和测试时间大等问题.为解决这些问题,本文介绍一种基于边沿延时翻转的绑定前TSV测试技术.该方法主要测量物理缺陷导致硅通孔延时的变化量,并将上升沿和下降沿的延时分开测量以便消除二者的相互影响.首先,将上升沿延时变化量转化为对应宽度的脉冲信号;然后,通过脉宽缩减技术测量出该脉冲的宽度;最后,通过触发器的状态提取出测量结果并和无故障TSV参考值进行比较.实验结果表明,本文脉宽缩减测试方法在故障测量范围、面积开销等方面均有明显改善.     

基于AES加密算法的Java Web硬件绑定保护技术

为了防止Java Web系统的非授权使用,开发者需要对软件进行必要的保护。论文基于AES加密算法和嵌入式数据库Derby,介绍了硬件保护基本原理,设计了绑定保护处理流程,给出了具体技术方案。论文提出了一种将固定设备硬件标识和移动设备硬件标识相结合的硬件绑定保护方案。实践表明,该方案成本低廉、使用灵活、安全性高。     

Java解析XML的一种数据绑定技术

文中为了进一步用Java语言有效地解析XML文件,提出了一套XML文件与Java程序的绑定技术。通过该技术方法能够使开发人员方便地将XML文件在不同平台之间进行交互,达到跨平台的目的,经过实际测试,该方法解析数据效率高,实用性强,为开发人员提供了参考。     

智能家居设备远程绑定过程的安全评估与增强

为了对智能家电进行远程管理，移动端应用程序得到了广泛应用，智能家电设备、用户和云端之间的远程绑定成为实现设备安全远程访问的关键。为此，主要研究了智能家居远程绑定中的安全威胁问题。首先，建立了远程绑定的全过程状态机模型；然后，基于该模型，系统分析了针对10款远程家居设备的远程绑定方案，并发现了多个安全缺陷；最后，提出了一个增强的远程绑定方案IoTBinder，该方案针对现有远程绑定中静态设备 ID容易被暴力破解或泄露问题，从云端生成动态设备ID并通过用户传递给设备完成远程绑定。通过安全协议分析工具ProVerif的验证表明，IoTBinder可有效保护远程绑定过程，性能开销可以忽略不计。     

移动IPv6绑定注册安全问题及解决方案

移动IPv6由于其移动性要求而引入了一系列新的安全问题。首先给出了移动IPv6的基本原理,接着介绍了移动IPv6的绑定操做过程和所面临的威胁,最后阐述了一种针对绑定更新安全问题的解决方案。     

Optimization Methods for Post-Bond Testing of 3D Stacked ICs

Testing of three-dimensional (3D) stacked ICs (SICs) is starting to receive considerable attention in the semiconductor industry. Since the die-stacking steps of thinning, alignment, and bonding can introduce defects, there may be a need to test multiple subsequent partial stacks during 3D assembly. We address the problem of test-architecture optimization for 3D stacked ICs to minimize overall test time when either the complete stack only, or the complete stack and multiple partial stacks, need to be tested. A general solution to this problem provides several options for 3D stack testing in a unified framework. We show that optimal test-architecture solutions and test schedules for multiple test insertions are different from their counterparts for a single final stack test. In addition, we present optimization techniques for the testing of TSVs and die-external logic in combination with the dies in the stack.     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

基于三维激光扫描的建筑模型可视化制作研究

为提升建筑模型制作精度,以三维激光扫描为技术背景,对建筑模型可视化制作方法展开研究.将三维激光扫描设备放置于少遮挡物且具有开阔视野的位置,经多次扫描取得多组重合的点云数据,通过变换坐标系间关系,完成点云数据拼接,对其去噪、光顺处理后,根据构成建筑物表面的若干个几何特征,提取截面边界与建筑特征结构,实现建筑模型可视化制作...     

Scheduling Tests for 3D Stacked Chips under Power Constraints

This paper addresses Test Application Time (TAT) reduction under power constraints for core-based 3D Stacked ICs (SICs) connected by Through Silicon Vias (TSVs). Unlike non-stacked chips, where the test flow is well defined by applying the same test schedule both at wafer sort and at package test, the test flow for 3D TSV-SICs is yet undefined. In this paper we present a cost model to find the optimal test flow. For the optimal test flow, we propose test scheduling algorithms that take the particulars of 3D TSV-SICs into account. A key challenge in testing 3D TSV-SICs is to reduce the TAT by co-optimizing the wafer sort and the package test while meeting power constraints. We consider a system of chips with cores that are accessed through an on-chip JTAG infrastructure and propose a test scheduling approach to reduce TAT while considering resource conflicts and meeting the power constraints. Depending on the test schedule, the JTAG interconnect lines that are required can be shared to test several cores. This is taken into account in experiments with an implementation of the proposed scheduling approach. The results show significant savings in TAT.     

A new cost effective 3D measurement audit and model comparison system for verification tasks

A new unified system application for the production audit in an aerospace industry is presented in this paper which comprises two key application tools such as (a) 3D PAMT (production audit measurement tool) and (b) 3D PACT (production audit compare tool). In spite of the facts that above functionalities are modular wise independent, commonly they are related in terms of assisting the production audit task. 3D PAMT facilitates the verification of manufactured parts to be within a pre-defined threshold range using a calibrated stereo camera with the safety test engineer interaction in order to select the matching disparity points. The distance between datum points with or without reference to a planar reference surface model can be obtained. We describe the system flow, plus validate the technique via a number of experimental datasets. 3D PACT allows the identification of discrepancies between a computed 3D point cloud model and the corresponding digital mock-up point cloud model. Usually, the computer aided geometry model is built before an actual installation. This knowledge about the components of an installation assembly is available as semantic information in an extendable markup language (XML) format of the CATIA model. We have provided an use case study of a sample assembly with components such as cube, pyramid, rectangular prism and triangular prism. The proposed cost-effective and robust framework for 3D measurement audit and model comparison is based on the input available from a digital camera and the semantic metadata knowledge available from geometry models which can be used for verification tasks.     

Test Planning for Core-based Integrated Circuits under Power Constraints

This paper addresses reduction of test cost for core-based non-stacked integrated circuits (ICs) and stacked integrated circuits (SICs) by test planning, under power constraint. Test planning involves co-optimization of cost associated with test time and test hardware. Test architecture is considered compliant with IEEE 1149.1 standard. A cost model is presented for calculating the cost of any test plan for a given non-stacked IC and a SIC. An algorithm is proposed for minimizing the cost. Experiments are performed with several ITC’02 benchmark circuits to compare the efficiency of the proposed power constrained test planning algorithm against near optimal results obtained with Simulated Annealing. Results validate test cost obtained by the proposed algorithm are very close to those obtained with Simulated Annealing, at significantly lower computation time.     

一种软件自动测试成本的估算控制模型

根据已有的投资回报(ROI)分析模型,结合COCOMO度量结果,在充分考虑回归测试时测试程序维护成本的基础上,提出一种软件自动测试成本估算控制模型.该模型首先提出了平均维护代价因子的概念,并准确地计算出它的阈值,然后通过这个阈值选择合理的测试方式、控制测试成本,从而为整个测试过程提供动态指导和正确的决策方法.     

基于数据融合理论的多传感器几何定位算法

为解决多部(3部及以上)2D传感器网络对三维空间目标的定位估计和定位精度问题,克服地球曲率对观测模型的影响,建立了考虑实际地球曲率的等效地球模型和传感器观测模型,提出了此模型中基于二次数据融合的多传感器组网几何定位算法,该方法将几何定位与数据融合理论相结合,并对融合数据进行二次融合,充分利用了各传感器的量测数据。仿真实验证明了方法的有效性和实用性,在多部2D传感器组网的情况下可对三维空间内目标实现精确定位,定位误差趋近于克拉美-罗下界(CRLB),具有工程实用价值。     

基于云进化算法的3D NoC测试端口优化选择

针对于三维片上网络测试时,如何选择测试端口以提高测试效率的难题,采用基于云模型的进化算法对三维片上网络测试端口进行位置寻优,并对IP核的测试数据进行合理分配,在测试功耗约束条件下,以重用片上网络作为测试访问机制,基于XYZ路由算法和非抢占式测试调度方式,对三维片上网络IP核实施并行测试,以提高测试效率。研究结果表明,该方法可对测试端口的位置及组合方案进行精确寻优,且有效减少了测试时间。