交流高压介质瓷料

在BaTiO3中适量引入Dy2O3,采用固相法合成(Ba1xDyx)TiO3,外加适量的CuO、MnCO3等添加剂,恰当控制喷雾造粒工艺,试制出交流高压电容器瓷料。利用Dy3+易于晶界或晶界附近分凝并使杂质富集于晶界或其附近,阻止晶界移动,使陶瓷晶粒细化的作用,达到提高陶瓷介质交流抗电强度的目的。大生产瓷料主要性能:er为7 200~ 8 000,tgd为(1.0~1.1)?02,ΔC/C,30℃时为(30~40)%,+85℃时为(50~53)%,交流抗电强度EAC为3.5~4.1 MV/m。     

显微结构对BaTiO3陶瓷电热性能的影响

该文研究了显微结构对BaTiO3陶瓷电热特性与击穿电场的影响.采用固相反应法制备BaTiO3粉体,经干压结合冷等静压工艺成型后,在不同温度下烧结成陶瓷样品.随烧结温度提高,陶瓷晶粒长大、结构更致密,由此导致极化强度与电热效应绝热变温明显提高,但击穿电场下降.等静压工艺可进一步提升瓷体致密度并促进晶粒长大,使电热效应提升.     

叠层片式ZnO压敏电阻器配方研究

研究了以ZnO-Bi2O3-SiO2系为基础,适当添加Co、Mn、Sb、Cr、Ni等金属氧化物的叠层片式ZnO压敏电阻器配方。通过严格控制Bi2O3及SiO2的含量,较好地解决了瓷料与银鈀内电极的共烧问题,且电性能优良。其瓷料的特点是烧结温度低(<1050℃),产品非线性系数高(≥25),泄漏电流小(<5μA),限制电压低(V1A/V1mA<1.70),通流能量大(≥1800A/cm2)。     

电场作用下金属元素对W-Cu合金快速烧结的影响

采用Gleeble—3500D热模拟机,在电场和大热流密度条件下,研究了金属元素(Fe、Co和Ni)对W-20%Cu合金电场快速烧结的影响。结果表明:经800℃烧结3min,可获得晶粒较细小、显微组织较均匀的烧结体;添加金属元素能有效抑制晶粒长大。质量分数为0.35%的Fe、Ni和Co分别使其平均晶粒尺寸由1.0μm减小到0.6,0.6和0.3μm。金属元素的加入,对烧结体的致密化和硬度不利。     

铅系PTCR生产过程中产生斑点的原因浅析

采用SEM及EDS,观察和分析了PTC热敏陶瓷(PTCR)生产过程中,瓷体表面斑点的微观形貌及微区化学成分。结果表明:异常区域中,w(Pb)较正常区域高0.1%以上,该区域晶粒尺寸为10～20μm,明显大于正常区域晶粒(5～10μm),且其斑点处的室温电阻值大于正常区域。对其形成原因进行分析,并提出了相应的解决措施。     

(1-x-y)SrTiO_3·xBi_2O_3·yTiO_2系陶瓷材料的介电性质

<正>人们常用以BaTiO_3为基的瓷料作高压瓷介电容器,主要是利用其高的介电系数。但是这类材料的介质损耗、温度变化率和电压系数等都较大,而且抗电强度低,因而作为高压电容器瓷料不能令人满意。本工作采用(1-x-y)SrTiO_3·xBi_2O_3·yTiO_2(0.02相似文献   

BiYbO_3-BaTiO_3-LiNbO_3陶瓷微结构与性能研究

研究了不同成分的BiYbO_3-BaTiO_3-LiNbO_3陶瓷的晶体结构、表面形貌与介电、铁电性能。研究结果表明,BiYbO_3-BaTiO_3-LiNbO_3预烧粉体均为纯相,烧结后试样中存在少量的Bi2O_3和Yb_2TiO_5第二相,其组织致密、多边形状晶粒中有少量细小的球状晶粒存在。0.25BY-0.7BT-0.05LN陶瓷的介电常数最大(ε_(rmax)=280),剩余极化强度相对较大,P_r=0.47μC/cm2,矫顽场强E_c=19.04kV/cm。0.1BY-0.8BT-0.1LN陶瓷的剩余极化强度最大(P_(rmax)=0.83μC/cm~2),矫顽场强E_c=17.86kV/cm。     

基于应变速率的激光喷丸强化6061-T6铝合金力学性能分析

为研究不同应变速率下激光喷丸对6061-T6铝合金力学性能的影响,对标准拉伸试样进行单面和双面激光喷丸强化处理,随后在0.0001～0.1s-1 4种连续应变速率加载条件下,对未喷丸、单面喷丸、双面喷丸3组试样进行了力学性能测试,同时测试了试样表面残余应力,分析了喷丸前后材料表面粗糙度变化及其对延伸率的影响,探讨了激光喷丸后力学性能变化的微观机理。结果表明,抗拉强度(UTS)及屈服强度随应变速率的增加而增大,延伸率随应变速率的增加略微减小;与未处理试样相比,单面激光喷丸后,铝合金的抗拉强度及屈服强度得到小幅提高,延伸率大约降低了1%;双面激光喷丸后,铝合金抗拉强度最大提高了10.8%,屈服强度最大提高了12.5%,延伸率降低了2%左右。激光喷丸区域晶粒得到细化,位错密度得以增加,6061-T6铝合金的力学性能得到改善。     

激光冲击AZ31镁合金抗腐蚀性能研究

利用钕玻璃脉冲激光对AZ31镁合金表面进行激光冲击处理,金相显微镜(OM)和透射电子显微镜(TEM)微观组织表明激光冲击波导致镁合金表面层(强化层约0.8mm)产生超高应变速率的塑性变形,晶粒内部存在大量位错和孪晶,高密度位错相互缠结,并与孪晶相互交叉导致晶粒细化。镁合金冲击表层硬度比基体提高约58%,表面残余压应力达120MPa。在质量分数为3.5%NaCl溶液中,采用动电位扫描技术和慢应变速率拉伸应力腐蚀试验研究其冲击后的腐蚀行为,结果表明激光冲击后自腐蚀电位提高,腐蚀电流增大,抗腐蚀性有所降低,但激光冲击后镁合金抗应力腐蚀性能提高。     

强激光束辐照下窗口材料热力效应数值模拟

基于三维瞬态热传导方程和弹性应力-应变方程,研究了空心环形强激光束(波长1.315μm)辐照下白宝石窗口温度、变形和应力的分布规律;研究了空心矩形强激光束(波长3.8μm)辐照下氟玻璃窗口温度、变形和应力的分布规律。采用三维有限元模型,数值模拟了强激光在窗口材料中产生的热和力学效应,为强激光窗口元件的选择以及热效应对光束质量影响的评估提供了参考。计算中,激光能量吸收采用体吸收,并考虑了光强分布的空间梯度以及光强在窗口内的衰减。     

用于功率变换的高击穿增强型AlGaN/GaN HEMTs

首次采用CF4等离子体技术实现可用于功率变换的增强性AlGaN/GaN功率器件。实验结果表明,当AlGaN/GaN器件经功率150W和时间150s等离子体轰击后,器件阈值电压从-4V被调制约为0.5V,表现为增强型。当漂移区LGD从5μm增加到15μm,器件的击穿电压从50V迅速增大到400V,电压增幅达350V。采用长度为3μm源场板结构将器件击穿电压明显地提高,击穿电压增加约为475V,且有着比硅基器件更低的比导通电阻,约为2.9mΩ.cm2。器件模拟结果表明,因源场板在远离栅边缘的漂移区中引入另一个电场强度为1.5MV/cm的电场,从而有效地释放了存在栅边缘的电场,将高达3MV/cm的电场减小至1MV/cm。微波测试结果表明,器件的特征频率fT和最大震荡频率fMAX随Vgs改变,正常工作时两参数均在千兆量级。栅宽为1mm的增强型功率管有较好的交直流和瞬态特性,正向电流约为90mA。故增强型AlGaN/GaN器件适合高压高频大功率变换的应用。     

掺硅对二氧化钛压敏电阻性能的影响

采取通用的陶瓷工艺,按配方(摩尔分数)TiO2+0.3%(BaCO3+Bi2O3)+0.075%Ta2O5+x%SiO2,其中x=0.1,0.2,0.3,0.4,0.5,制备试样。经过R-f,C-f和I-V测量,研究了SiO2对(Ba,Bi,Si,Ta)掺杂的TiO2基压敏陶瓷的压敏特性、电容特性及晶粒半导化的影响。结果表明:当x=0.3时,压敏电压最低(E10mA为8V.mm–1),电容量最大(C为30pF,1kHz)及晶粒电阻最小(1.4?)。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

3300V沟槽栅IGBT的衬底材料的优化设计

使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计.重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响.仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬底厚度增加,击穿电压增加,饱和电压增加,拐角位置电场峰值降低;随沟槽宽度增加,饱和电压降低,击穿电压和拐角位置电场峰值无明显变化;随沟槽深度增加,饱和电压降低,击穿电压无明显变化,拐角位置电场峰值增加;随沟槽拐角位置半径增加,击穿电压和饱和电压无明显变化,但拐角位置电场峰值减小.选择合适的衬底材料对仿真结果进行实验验证,实验结果与仿真结果相符,制备的IGBT芯片击穿电压为4 128 V,饱和电压约为2.18 V.     

Observation of oxide breakdown and its effects on thecharacteristics of ultra-thin-oxide nMOSFET's

Ultra-thin gate oxide breakdown in nMOSFET's has been studied for an oxide thickness of 1.5 nm using constant voltage stressing. The pre- and post-oxide breakdown characteristics of the device have been compared, and the results have shown a strong dependence on the breakdown locations. The oxide breakdown near the source/drain-to-gate overlap regions was found to be more severe on the post-breakdown characteristics of the device than breakdown in the channel. This observation may be related to the dependence of breakdown on the distribution of electric field and areas of different regions within the nMOSFET under stress     

低漏电、高击穿电容的HDPCVD工艺研究

介绍了一种低漏电、高击穿电容的HDPCVD(ICPCVD)工艺,并对制备的电容进行了电性能分析和失效分析。通过优化确定了工艺的最佳反应条件,研制出的电容其击穿场强达到8.7MV/cm,在电压加到200V时其电容漏电小于0.5μA。通过与传统的PECVD工艺进行对比,充分体现了HDPCVD(ICPCVD)工艺生长介质的低温生长、低漏电、较高击穿场强、无H工艺等优点。随后的失效分析表明,电容上下电极金属对电容成品率有着很大影响。     

A novel high voltage LIGBT with an n-region in p-substrate

A novel 4μm thickness drift region lateral insulated gate bipolar transistor with a floating n-region(NRLIGBT) in p-substrate is proposed.Due to the field modulation from the n-region,the vertical blocking capability is enhanced and the breakdown voltage is improved significantly.Low area cost,high current capability and short turn-off time are achieved because of the high average electric field per micron.Simulation results show that the blocking capability of the new LIGBT increases by about 58%when compared with the conventional LIGBT (C-LIGBT) for the same 100μm drift region length.Furthermore,the turn-off time is shorter than that of the conventional LIGBT for nearly same blocking capability.     

具有倾斜表面漂移区的SOI LDMOS的工艺设计

对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出采用多窗口LOCOS法形成倾斜表面漂移区的新技术;建立了倾斜表面轮廓函数的数学模型,并开发了用于优化窗口尺寸和位置的计算机程序。TCAD 2-D工艺仿真验证了该技术的可行性。设计了漂移区长度约为15μm的SOI LDMOS。数值仿真结果表明,与RESURF结构器件相比较,其漂移区电场近似为理想的常数分布,并且击穿电压提高约8%,漂移区浓度提高约127%。由此可见,VLT是一种理想的横向耐压技术。     

Na掺杂对ZnO压敏材料电学性能的影响

研究了Na2CO3对ZnO压敏材料电学性能的影响。当掺入的Na2CO3之摩尔分数x从0增加到0.2%时,ZnO压敏材料的击穿电压从209 V/mm增加到934 V/mm,1 kHz时的相对介电常数从1 158降到57。晶界势垒高度测量表明:在实验范围内,Na对势垒高度的影响较小。ZnO晶粒的变小是压敏电压急剧升高和介电常数减小的主要原因。对Na2CO3掺杂量的增加引起ZnO晶粒减小的原因进行了解释。     

Influence of surface states on the voltage robustness of AlGaN/GaN HFET power devices

In this work we discuss the influence of the donor-like surface state density (SSD) on leakage currents and the breakdown voltages of AlGaN/GaN heterostructure field-effect transistors (HFET) at high temperature reverse bias (HTRB) step stress. A method to extract charges at the surface by high voltage capacitance voltage (HV–CV) profiling of the gate–drain diode of a HFET is presented. Two samples with different surface passivation are compared. The SSD of the first sample is found to be similar to the polarization charge, whereas it is elevated by a factor of three on the second sample. The influence of the SSD on the electric field is investigated with electroluminescence (EL). The elevated SSD of the second sample engenders severe deficiencies in robustness found in the HTRB. The stress data, the simulation model and the images of EL indicate that the catastrophic failure arises in the dielectric underneath the gate field plate (GFP).