2.4GHz SiGe BiCMOS功率放大器核心电路设计

基于宏力半导体有限公司最新的0.18 μm SiGe BiCMOS 1P6M工艺,提出了一种应用于2.4～2.5 GHz频段的功率放大器,采用两级共发射极结构,优化了电路结构和元件参数,并使用片上和片外电感电容进行匹配.仿真结果表明,电路在2.4～2.5 GHz频率范围内,增益(S21)达到21 dB,输入和输出匹配(S11,S22)分别达到-17 dB和-22 dB,1dB输出压缩点为16.7 dBm.在电源电压为3.3V时,电路总消耗电流为275 mA.     

有源电感复用型2.4GHz/5.2GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4GHz/5.2GHz双频段低噪声放大器(DB-LNA)。2.4GHz频段电路采用折叠共源共栅(FC)结构,5.2GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4GHz时,S21=35dB,NF=4.42~4.59dB,IIP3=0dBm,P-1dB=-14dBm;频率为5.2GHz时,S21=34dB,NF=2.74~2.75dB,IIP3=-5dBm,P-1dB=-9dBm。     

有源电感复用型2.4 GHz/5.2 GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4 GHz/5.2 GHz双频段低噪声放大器(DB-LNA)。2.4 GHz频段电路采用折叠共源共栅(FC)结构,5.2 GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18 μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4 GHz时,S₂₁=35 dB,NF=4.42～4.59 dB,IIP3=0 dBm,P-1dB=-14 dBm;频率为5.2 GHz时,S₂₁=34 dB,NF=2.74～2.75 dB,IIP3=-5 dBm,P-1dB=-9 dBm。     

基于0.18μm CMOS工艺的2.4/5.2GHz双频段LNA的设计

采用0.18 μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3 dBm,IIP3为-5.5 dBm.     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0.18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联。该LNA工作在5.2 GHz,1.8 V电源电压,能提供20 dB的增益(S21为20 dB),而噪声系数为1.9 dB,输入匹配较好,S11为-32 dB。     

基于0.18μm CMOS工艺的3.1~10.6GHz超宽带LNA设计

本文基于特许0.18μm CMOS工艺,提出了一种新型的低复杂3.1~10.6GHz超宽带LNA电路,它由两级简单的放大器通过级间电感连接构成。第一级放大器使用电阻电流复用结构和双电感退化技术来达到宽带输入匹配和低噪声性能,第二级放大器使用带电感峰值技术的共源级放大器来同时达到高平坦增益和好的宽带性能。测试结果表明,在3.1~10.6GHz频段内,提出的超宽带LNA的最大功率增益为15.6dB,S12为-45dB,输入输出隔离度小于-10dB,噪声系数NF为2.8~4.7dB,在6GHz时的输入三阶交调点IIP3为-7.1dBm。芯片在1.5V电源电压下,消耗的功率为14.1mW,芯片总面积为0.8mm0.9mm。     

1.3GHz 0.25μm CMOS低噪声放大器的设计

设计了一种基于0．25μm CMOS工艺的共源共栅型1．3GHz的LNA。从噪声优化、增益及阻抗匹配角度详细分析了电路的设计方法，讨论了寄生电容Cgd、C_match_in及共栅管沟道宽度W2对LNA性能的影响。采用ADS软件，对W2进行扫描和对LNAS参量和噪声系数进行仿真测试结果表明：该LNA在1．3GHz的工作频率下．具有良好的性能指标，噪声系数fN为1．42dB，增益S21为13．687dB．匹配参数S11为-14．769dB，S22为-14．530dB，反向隔离度S12为-52．955dB。     

采用可调谐有源电感的多频段低噪声放大器

设计了一种采用可调谐有源电感(TAI)的多频段低噪声放大器(MBLNA)。在放大级中,由电感值及Q值可多重调谐的TAI与电容值可调谐的变容二极管构成选频网络,并结合共射-共基放大电路,实现对不同频段信号进行选择放大。输入级采用带有输入串联电感与发射极电感负反馈的共射放大电路,实现了MBLNA输入阻抗的宽带匹配。输出级采用共射放大电路,在满足输出匹配的同时,再次对信号进行放大,保证了MBLNA的高增益,同时输出级与放大级构成电流复用结构,降低了整体电路功耗。基于WIN 0.2 μm GaAs HBT工艺库,利用ADS对MBLNA的主要性能参数进行验证。结果表明,该MBLNA可以在1.9 GHz、2.4 GHz、3.4 GHz、5.2 GHz等多个频段下工作;电压增益S21分别为27.2 dB、25.5 dB、21.6 dB、17.4 dB;噪声系数NF在1.3 dB~5.2 dB之间;输入和输出匹配良好;电路总功耗仅为17.5 mW。     

低功耗CMOS射频低噪声放大器的设计

介绍了一个针对无线通讯应用的2.1 GHz低噪声放大器(LNA)的设计.该电路采用Chartered 0.25 μm CMOS工艺,电源电压为2.5 V,设计中使用了多个电感,详述了设计过程并给出了优化仿真结果. 模拟结果显示,该电路能提供21.63 dB的正向增益(S21),功耗为12.5 mW,噪声系数为2.1 dB,1 dB压缩点为-19.054 1 dBm.芯片面积为0.8 mm×0.6 mm.测试结果达到了设计指标,一致性良好.     

一种0.13 μm SOI CMOS 2.4/5.5 GHz双频段LNA

基于Tower Jazz 0.13 μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5 GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5 GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4 GHz频段范围内,S₂₁为10.3~10.7 dB,NF为2.1 ~2.2 dB,IIP3为5 dBm;在5.5 GHz频段范围内,S₂₁为9.7 ~11.8 dB,NF为2.4~2.9 dB,IIP3为14 dBm。