一种基于数字匹配滤波器的伪码捕获方法

基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。     

码移键控系统的性能分析

讨论了码移键控(CSK)基本原理、基于数字匹配滤波器(DMF)的快速捕获结构和用相关乘法器代替数字匹配滤波器的快速捕获结构,并对CSK系统的接收性能进行数学分析,得到了数据码错误率公式。     

扩频数字接收机匹配滤波器的设计与实现

介绍了扩频数字接收机中利用匹配滤波器捕获伪码的原理。就某型号接收机对匹配滤波器的原理进行了理论分析．给出了在FPGA中匹配滤波器的软、硬件设计与算法实现。通过对设计电路的实时仿真表明：该匹配滤波器具有设计合理、捕获精度高、使用灵活方便等特点，可应用于其他扩频系统的数字接收机中。     

非衰落信道下基于DMF的伪码捕获性能分析

基于数字匹配滤波器（DMF）的PN码捕获电路具有较快的捕获速度,因此在扩频系统中已得到广泛应用,为了在高斯白噪声环境的非衰落信道下改善DMF捕获性能,对影响捕获性能的虚警概率和检测概率进行了推导和分析,进而计算出了平均捕获时间,最后做出了仿真和分析。     

高动态扩频接收机中数字匹配滤波器的FPGA设计

本文介绍了一种高动态扩频数字接收机中数字匹配滤波器的原理和其基于FPGA的实现方法。改进的数字匹配滤波器的资源消耗仅为折叠匹配滤波器的一半,本文提出的方法适用于高动态环境下扩频信号的长伪码快速捕获。     

基于FPGA的直序扩频系统的同步设计

针对直序扩频系统中伪随机码同步捕获的问题,提出了一种扩频码捕获方法,来解决低信噪比条件下伪码序列的捕获问题。首先对直接序列扩频系统做了讨论,而后重点研究了匹配滤波器法的原理及其功能,研究了利用数字匹配滤波器法对扩频码序列进行同步捕获,从而解决了在扩频系统中对伪码的快速捕获,并在Altera公司的Quartus Ⅱ软件平...     

扩频通信接收机关键技术的FPGA实现

扩频伪码的捕获与跟踪是扩频通信接收机的关键技术,其实现十分复杂并且需要大量的软/硬件资源。为了实现接收机的小型化、降低功耗、提高系统的性能和可靠性,提出了采用FPCA实现扩频伪码的捕获与跟踪及其他关键技术,在FPCA上集成数字下变频、载波振荡器、匹配滤波器、伪码发生器、载波跟踪环、伪码跟踪环和解扩共7个模块。详细讨论了各模块的设计方案,并对扩频伪码的捕获进行了仿真,仿真结果证明了设计方案是正确的。     

基于数字匹配滤波器的扩频码捕获技术研究

介绍并分析了匹配滤波器扩频码捕获算法的数字实现方式.数字匹配滤波器（Digital Matched Filter,DMF）在扩频码长较长时,耗费的硬件资源较多,实现困难,针对该问题提出了差动解决方案,在不损失性能的前提下大大降低了DMF的硬件复杂度.针对DMF对多普勒频移过于敏感这一缺点,提出了加窗方案,使得其在同一多普勒频移下输出增益衰减较小.通过仿真,证明了改进方案的优越性.     

瑞利衰落信道下基于DMF的伪码捕获性能分析

基于数字匹配滤波器(DMF)的PN码捕获电路具有较快的捕获速度,因此在扩频系统中得到广泛的应用,为了在瑞利衰落信道下进一步提高捕获性能,对影响捕获性能的虚警概率和检测概率进行了推导和分析,进而计算出了平均捕获时间,并且作出了仿真和分析,为改善瑞利衰落信道下捕获性能提供了解决思路和理论依据。     

适用于短码捕获的匹配滤波器的实现结构

扩频码（伪随机码,PN码）捕获是扩频通信中扩频码同步的一个重要环节,基于匹配滤波器的捕获方法具有捕获时间短的优势,比较适合短码的捕获和实时通信的场合。为解决数字匹配滤波器资源占用多的问题,根据扩频码取值的双极性特性,针对数据过采样的应用场合,提出了一种基于FPGA实现的数字匹配滤波器的结构。该结构为两级滤波器形式,无乘...     

基于DMF直扩系统捕获性能的研究

对以数字匹配滤波器（DMF）为核心的捕获电路的性能进行了深入研究，推导出单次、两次驻留判决方式的平均捕获时间的表达式，并进行了数值分析。得出的结论是：基于DMF的捕获电路具有很快的捕获速度，适合于猝发通信；低信噪比下，捕获速度对门限更多敏感，且两次驻留判决在低信噪比下略好于单次驻留判决。     

传统数字匹配滤波器的改进及仿真

文中针对传统串行匹配滤波器在捕获较长伪码时需要消耗大量的硬件资源这一缺陷,对其提出了一种改进方法,并进行了仿真。仿真结果表明该方法在保证平均捕获时间的前提下,极大地降低了对系统资源的占用,同时还有效地减小了接收机的虚警概率,提高了捕获性能。     

低信噪比高动态条件下基于FFT的二维平移累加PN码捕获算法

针对低信噪比高动态条件下直接序列扩频（DSSS）系统中PN码捕获的问题,提出了基于FFT 二维平移累 加的PN码捕获算法。首先对现有的PN码捕获技术进行了分析,然后研究了时变的载波频偏与 码频频偏对PN码捕获的影响,在此基础上,提出了基于FFT二维平移累加的PN码捕获算法。 算法的基本思想是对相关器输出的相关值在载波频偏不确定度与码相位不确定度同时进行平 移,从而消除相关峰“漂移”现象,增大非相干累加的有效性。给出了采用此算法的捕获系 统结构图,并对关键参数进行了分析。最后,通过仿真表明了该算法对捕获系统有6 dB的改 善。     

相位搜索法扩频码捕获的仿真实现

扩频码同步是扩频通信系统中特别关键的技术,相位搜索法捕获是扩频码捕获中最基本的方法,硬件实现最简单,在短PN码捕获时有很大的优势.文中在MATLAB平台研究该捕获方法的实现,给出了整个同步过程的仿真模型,各部分的详细参数设置和关键部分的仿真结果.选择长度为31的PN码进行仿真,用5级移位寄存器产生本地PN码序列,不断调整其相位,直到本地PN码与接收的PN码序列初步对齐.仿真结果表明,该模型能够实现31位PN码的正确捕获.捕获时间与本地PN码和接收PN码之间的相位差有关.     

非频率选择性衰落信道下捕获性能的分析

对基于数字匹配滤波器(DMF)捕获系统在非频率选择性衰落信道下的捕获性能进行了深入讨论,利用状态转移图推导出单次驻留判决方式时平均捕获时间的表达式。对平坦慢衰落信道和快衰落信道下的平均捕获时间进行了数字分析,得出的主要结论是：无论信道是否存在衰落,基于DMF的捕获系统都具有很快的捕获速度;基于DMF的捕获系统在衰落信道下的捕获性能明显要比非衰落信道差;衰落速度越快,平均捕获时间就越长,系统的捕获性能就越差。因此当信道存在非频率选择性衰落时,可以在接收端采用分集接收(比如空间分集)来改善系统的捕获性能。     

基于FPGA的PN码捕获的设计及实现

PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。     

卫星通信中多普勒频移的快速捕获

本文提出了一种适用于低轨卫星扩频通信系统的多普勒频移快捕方法.该方法基于数字匹配滤波器及自动频率控制环路,利用数字匹配滤波器的PN码快捕特性及其输出主相关峰值对频偏的敏感性,缩短多普勒频移的捕获时间.论文首先推导了多普勒频移的平均捕获时间表达式,然后根据数值分析结果得到了准最佳捕获判决策略,最后通过比较验证了该快捕方法相对于传统串行捕获方法在性能上的提高.     

智能天线辅助的PN 码同步捕获新方法研究

为有效解决强干扰环境下长PN 码的同步捕获问题,研究了基于自适应滤波器的PN 码同步捕获方法,给出了基于自适应滤波器权矢量范数的同步捕获判决准则,与传统的基于均方误差的判决相比,这种方法可以大幅提高判决的正确概率。在此基础上,研究了智能天线权值与PN 码同步联合捕获算法,并对其性能进行了计算机仿真验证,结果表明这种空时联合的捕获算法可以有效实现低SINR 环境下的长PN 码捕获。