按频率抽取的基4FFT算法在FPGA中实现

雷达成像的数据处理运算量非常巨大，要达到准实时甚至全实时的成像处理速度，就需要高性能的处理设备。结合自己的工程实践，介绍了按频率抽取的基4 FFT算法在FPGA器件中的实现。基于高速FPGA的SAR实时信号处理机是该系统的核心部分，这方面的研究国内才刚刚起步，该文的工作对SAR雷达系统的硬件实现具有重要意义，为SAR实时成像处理提供了一条有效途径，具有良好的应用前景，此技术的实现在实时信号处理领域也具有重要意义。     

无人机载SAR实时信号处理系统设计

针对合成孔径雷达实时成像处理中数据量大、数据吞吐率高、成像算法实现复杂等特点,设计了适合于无人机载SAR实时信号处理系统的硬件平台和实时信号处理算法流程。该信号处理系统包括一块带有AD采集功能的接口板和两块以TS201为核心处理器的信号处理板。考虑到实时性要求和无人机平台的不稳定性,设计了一种结合惯导和回波数据进行运动补偿的改进型RD成像算法。在无人机平台上成功稳定地实现大面积连续实时成像,证明信号处理系统稳定可靠,实时信号处理算法可行。     

基于Z7 的微型SAR 实时成像系统设计

针对合成孔径雷达(SAR)的微型化发展需求,提出了一种基于Z7 的微型SAR 实时成像系统。该系统采用高度集成化及模块化设计,将传统的SAR 综合处理单元集成在一块微型板卡上实现全部功能,包括信号产生、中频采样、信号处理、数据处理及数据记录功能。在满足总体成像技术指标的前提下,减少了系统设备体积、重量及功耗,实现了微型SAR 实时成像技术。该系统经过多个架次的微型无人机试飞验证,取得了令人满意的成像效果。     

基于DSP的高分辨SAR多普勒调频率的估算

高分辨合成孔径雷达(SAR)的实时成像系统应用广泛,但其实际运算量大.要满足实时成像的效果,就需采用信号处理能力很强的数字信号处理器.高分辨SAR实时成像系统信号处理部分由距离脉压、方位脉压及多普勒调频率估计等几个模块构成.针对实时高分辨SAR成像中的多普勒调频率模块的实现进行具体分析,并采用ADI公司的TS-201S处理器平台完成快速估算.     

高效机载SAR实时成像处理系统设计

针对实际中机载SAR成像的运动误差问题,提出基于子孔径分割的高效机载SAR运动补偿算法,其中成像采用线频调变标(Chirp Scaling,CS)算法。同时设计基于FPGA+DSP的实时信号处理系统,并通过合理的数据流控制,运算资源分配和任务分配,将实时成像算法高效可靠地映射到实时信号处理器内。仿真和外场成像实验都验证了该SAR实时成像处理算法和系统的有效性及可靠性。     

基于ADSP-TS201的实时SAR成像研究

SAR成像具有数据率高、数据量大、算法复杂、处理实时性较难保证的特点。目前随着大容量、高速并行计算机技术的迅速发展,成像雷达信号处理实时性问题的研究获得了很大的发展。介绍了一种基于ADSP-TS201实时信号处理系统的体系结构和SAR实时成像算法流程,最后通过试验论证了该方法的正确性。     

用ADSP21062高速信号处理系统实现机载SAR实时成像处理器的方位向处理

机载SAR实时成像处理器可以在载机飞行的同时获得高分辨率的SAR图像,对于实时监测、军事侦察等应用具有重要意义。实时成像处理器就是用高速数字信号处理系统来实时地实现SAR的成像算法。该文介绍SAR实时成像处理器方位向处理部分的研制,该部分采用了自行开发的、基于ADSP21062的高速信号处理系统,8片ADSP21062被安排在4个并行处理通道中,具有960MFLOPS的峰值处理速度,优化的软件设计保证了硬件资源的利用效率。仿真测试和外场实验证明了该系统的设计是成功的。该文对方位向处理部分的实现原理、硬件结构、软件设计进行了详细介绍。     

基于TMS320C6701高速并行信号处理平台的设计

80年代初，数字信号处理（DSP）在合成孔径雷达（Synthetic Aperture Radar，简称SAR）实时成像处理中得到了应用，随着SAR技术的发展，对实时成像处理器的数据处理能力提出更高要求。本文介绍了如何设计出高速并行信号处理平台来满足SAR系统对实时成像处理器的要求，并给出基于该平台实现合成孔径雷达距离向脉冲压缩的实例。     

通信瓶颈下的实时并行任务分配研究

提出了实时并行任务粒度划分的具体设计方法，采用了系统内通信迟延最小的约束条件进行多处理器上的任务分配，解决了高速实时信号处理中的数据通信瓶颈问题。在自行设计的超立方体结构的通用信号处理机上，实现了空时二维自适应信号处理和SAR实时成像，显著减小了数据通信迟延，提高了并行效率和性价比。     

基于VxWorks的SAR信号处理的实现

针对当前SAR系统平台对实时性和稳定性要求的不断提高,构建了一种基于嵌入式实时操作系统VxWorks的SAR实时成像信号处理系统。与传统SAR信号处理系统相比,文中系统的处理方式具有高效、实时、多任务并行等处理优点。并结合雷达成像系统,论述了系统模块组成以及系统工作模式,以及基于VxWorks的实时多任务的SAR信号处理软件设计步骤。通过外场试验,对系统进行了验证,结果表明该系统具有较高的可靠性。     

无源UHFRFID标签芯片基带处理器的低功耗设计

在分析ISO18000-6C标准内容的基础上,提出了一种基带处理器的结构,设计了一款符合ISO18000-6C标准的UHF RFID标签芯片的基带处理器。该基带处理器可支持协议规定的所有强制命令。设计通过降低工作电压、降低工作频率、使用门控时钟、增加功耗管理模块等一系列低功耗设计以降低处理器的功率消耗。在Xillinx的Virtex-4FPGA上验证满足协议功能要求,并在工作电压为1V,时钟为1.92MHz时,功耗仿真结果为9.9μW,很好的完成了低功耗电子标签的基带处理器设计。     

门控时钟单元IP核设计

门控时钟是VLSI设计中降低功耗的一种主要技术,将门控时钟设计为一个独立的IP,可以降低设计的复杂性。在对门控时钟的基本工作原理和结构分析的基础上,本文给出了将门控时钟单元电路设计为一个独立IP核的设计流程,并生成了系统物理设计和验证阶段所需要的库文件。设计结果已成功地应用于高性能、低功耗嵌入式CPU的设计。     

DCG: deterministic clock-gating for low-power microprocessor design

With the scaling of technology and the need for higher performance and more functionality, power dissipation is becoming a major bottleneck for microprocessor designs. Because clock power can be significant in high-performance processors, we propose a deterministic clock-gating (DCG) technique which effectively reduces clock power. DCG is based on the key observation that for many of the pipelined stages of a modern processor, the circuit block usage in the near future is known a few cycles ahead of time. Our experiments show an average of 19.9% reduction in processor power with virtually no performance loss for an eight-issue, out-of-order superscalar by applying DCG to execution units, pipeline latches, D-cache wordline decoders, and result bus drivers.     

Design of 100 μW Wireless Sensor Nodes for Biomedical Monitoring

Wireless sensor nodes span a wide range of applications. This paper focuses on the biomedical area, more specifically on healthcare monitoring applications. Power dissipation is the dominant design constraint in this domain. This paper shows the different steps to develop a digital signal processing architecture for a single channel electrocardiogram application, which is used as an application example. The target power consumption is 100 μW as that is the power energy scavengers can deliver. We follow a bottleneck-driven approach: first the algorithm is tuned to the target processor, then coarse grained clock-gating is applied, next the static as well as the dynamic dissipation of the digital processor is reduced by tuning the core to the target domain. The impact of each step is quantified. A solution of 11 μW is possible for both radio and DSP running the electrocardiogram algorithm.

SAR实时信号处理机上位机软件设计

基于C#与Matlab混合编程,设计并实现了SAR实时信号处理机上位机软件。首先讨论了SAR信号处理机快速调试以及SAR系统设置和实时监控的要求,在解决了上位机关键技术的基础上,结合系统硬件平台,实现了上位机与信号处理机的实时通信和上位机功能。测试验证结果表明,上位机不仅加快了信号处理机的调试进度,更是便利的系统操作控制和数据记录的可视化工具。     

机载高分辨力SAR实时运动补偿的实现

本文详细地分析了载机运动误差与回波相位的关系,提出了基于G4DSP信号处理板的机载SAR实时运动补偿方法,该方法利用G4DSP的四个CPU构成流水线处理器,采用子孔径方法分段提取回波的多普勒调频斜率,然后利用调频斜率的变化计算载机的运动误差,通过相位误差函数与方位数据的时域相乘补偿运动误差。实时信号处理机的实验表明,本文方法能实时和有效的实现机载SAR运动补偿,获得满意的成像质量。     

Low-power design for embedded processors

Minimization of power consumption in portable and battery powered embedded systems has become an important aspect of processor and system design. Opportunities for power optimization and tradeoffs emphasizing low power are available across the entire design hierarchy. A review of low-power techniques applied at many levels of the design hierarchy is presented, and an example of low-power processor architecture is described along with some of the design decisions made in implementation of the architecture