有机非挥发存储器件:浮栅结构有机薄膜晶体管

提出了一种浮栅结构的新型有机薄膜晶体管(FG-OTFT)器件,并阐述了这种器件的工作机理.该器件通过控制浮 置栅上的电荷来控制 FG-OTFT 器件的阈值电压的大小,而器件不同的阈值电压便可用来存储“0”和“1”两个状态,故这种器 件可以被用作有机非挥发存储器.我们通过计算机数值模拟的方法对这种器件进行了研究.研究表明...     

一种快速关断沟槽型SOI LDMOS器件

围绕降低沟槽型SOI LDMOS功率器件的优值,提出了一种新型多栅沟槽 SOI LDMOS器件(MG-TMOS)。与常规沟槽型SOI LDMOS(C-TMOS)器件相比,新型MG-TMOS器件在不牺牲击穿电压的同时,降低了器件开关切换时充放电的栅漏电荷和器件的比导通电阻。这是因为:1) 新型MG-TMOS器件沟槽里的保护栅将器件的栅漏电容转换为器件的栅源电容和漏源电容,大幅度降低了器件的栅漏电荷;2) 保护栅偏置电压的存在使得器件导通时会在沟槽底部形成一层低阻积累层,从而降低器件的导通电阻。仿真结果表明:该新型沟槽型SOI LDMOS器件的优值从常规器件的503.4 mΩ·nC下降到406.6 mΩ·nC,实现了器件的快速关断。     

栅氧化层及界面电荷对SiC MOSFET阈值电压稳定性的影响

阈值电压不稳定是SiC MOSFET的一个主要问题，而栅氧化层及界面电荷是引起器件阈值电压不稳定的关键因素。结合三角波电压扫描法和中带电压法提取了SiC MOSFET中的栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度随应力时间的变化量，总结了三种电荷面密度变化量在不同应力时间下的变化规律，分析了其对器件阈值电压不稳定性的影响，同时推测了长时间偏压作用下SiC MOSFET阈值电压稳定性的劣化机制。测试结果表明，栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度在不同偏压温度下随应力时间的变化规律不同，常温应力下器件阈值电压稳定性劣化主要与栅氧化层陷阱电荷有关，而高温下，则主要与界面陷阱电荷有关。     

超薄栅介质的可靠性研究

一、概述 随着亚微米工艺的日趋成熟,MOS集成电路的集成度也随之大幅度提高,所用的SiO_2在不断地减薄。例如,64KDRAM(动态随机存贮器)的氧化层厚度为30～40nm,256KDRAM的氧化层厚度为15～25nm,1MDRAM和电可擦可编程序唯读存贮器(EEPROM的氧化层厚度小于10nm。如图1所示。 氧化层不仅可用作MOSFET的栅介质,还可构成动态存贮器的存贮电容,并提供器件之间的隔离层。随着集成度的提高,芯片面积不断增大,器件尺寸按比例缩小,栅介质的不稳定和击穿等成为MOS集成电路失效的主要原因。例如,在EEPROM中,隧道击穿是导致其疲劳损坏的主要原因。因此,了解、分析、提高超薄栅介质的稳定性与可靠性是十分必要的。     

Power MOSFET栅电荷分析及结构改进

本文从驱动电路设计者的角度对MOS器件的输入电容和密勒电容进行了详细分析,并从器件基本原理上,对决定栅电荷的寄生元件在不同的栅电压下对栅电荷的作用进行了系统的阐述.最后总结了当前国际上为降低栅电荷提出的最新MOS器件结构.     

功率MOSFET器件栅电荷测试与分析

栅电荷是表征功率MOSFET器件动态特性的重要参数之一,其测试结果与时间和频率有关,受分布参数、测试夹具和电路结构等因素影响较大。其参数直接影响器件整体性能,设计不好将导致器件没使用时已击穿甚至损坏,在军用功率MOSFET器件研制生产和使用验收中列为必测参数。随着对MOSFET器件可靠性要求的不断提高,栅电荷的测试重要性凸显。针对目前国内外栅电荷测试现状及存在的问题做了详尽阐述,为国内的栅电荷测试提供一定的参考和指导。     

背栅偏置对掩埋氧化层辐射感生陷阱电荷调控规律及机理北大核心

研究了辐照过程中施加背栅偏置对掩埋氧化层(BOX)辐射感生陷阱电荷的调控规律及机理。测试了130 nm部分耗尽绝缘体上硅金属氧化物半导体场效应晶体管在不同背栅偏置条件下辐射损伤规律,试验结果显示辐照过程中施加正向背栅偏置可以显著增强辐射陷阱电荷产生,而施加负向背栅偏置并不能明显抑制氧化物陷阱电荷的产生,甚至在进一步提高负向偏置时会使氧化物陷阱电荷的数量上升。通过TCAD器件模拟仿真研究了背栅调控机理,研究结果表明:尽管负向背栅偏置可使辐射感生陷阱电荷远离沟道界面,但随着BOX层厚度减薄该区域电荷仍可导致器件电参数退化,且提高负向偏置电压可进一步增强陷阱电荷产生,加剧辐射损伤。     

一种改善VDMOSFET高频性能新结构的分析与研究

栅电荷是低压功率MOSFETs开关性能的一项很重要的参数。器件优值（Ron＊Qg）是常用来量化开关性能的指标。文中对传统结构和新结构的栅电荷特性进行了二维数值模拟,并推导出可用于计算栅电荷的解析模型。仿真结果表明新结构相对于常规结构,栅电荷降低42．93％,器件优值降低37．05％。最后对新结构进行了参数优化。     

电荷耦合内透明集电极IGBT设计与仿真北大核心CSCD

针对沟槽型绝缘栅双极型晶体管(IGBT)栅电容较大、开关速度较慢的问题,基于内透明集电极(ITC)技术,将电荷耦合(CC)的思想应用于槽栅IGBT中。采用仿真工具MEDICI对电荷耦合内透明集电极IGBT(CC-ITC-IGBT)的击穿特性、导通特性和开关特性等进行了仿真研究,重点研究了电荷耦合区掺杂浓度和局域载流子寿命控制区(LCLC)载流子寿命对器件性能的影响,并和普通的槽栅内透明集电极IGBT进行了对比。结果表明,在给定的参数范围内,新结构在快速关断区域折中特性曲线更好,在低导通压降区域,优势变得不太明显,因而电荷耦合内透明集电极IGBT更适合做快速关断型。     

高频控制开关用沟槽MOSFET的研究

高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗.基于器件与工艺模拟软件TsupremⅣ和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30 V的开关用沟槽MOSFET器件.对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释.     

电子掩摸十字标记系统

美国电子掩摸公司提出了一种称为:“MaskMaker TM Criss—Cross System”的十字标记系统。该系统是为比较快而且最高效率的生产像:随机存贮器、只读存贮器、磁泡存贮器、电荷耦合器件和SAW的新的高密度芯片而设计的。主要是由图象转发器和带有十字图案的图形发生器的联合。具有程序控制照相和红外照相自动转换的功能。在常规方法中,用程序控制来制作不重复     

CCD片上放大器直流输出电压影响因素分析

对电荷耦合器件(CCD)片上放大器直流输出电压的主要影响因素进行了研究,通过对不同源漏工艺、不同栅下注入剂量工艺条件对直流输出的影响分析,指出有效沟道长度和放大管栅下注入是CCD片上放大器直流输出电压的主要影响因素。     

TiA1和TiPtAu栅GaAs MESFET稳定性研究

在高温和大栅电流下 ,对 Ti Al栅和 Ti Pt Au栅 MESFET的稳定性进行了比较研究 ,结果表明 :( 1)两种器件的击穿电压稳定 ,栅 Schottky接触二极管理想因子 n变化不明显 ;( 2 ) Ti Al栅的 MESFET的栅特性参数 (栅电阻 Rg,势垒高度 Φb)变化明显 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 等 )保持相对不变 ;( 3)对 Ti Pt Au栅MESFET来说 ,栅 Schottky二极管特性 (栅电阻 Rg,势垒高度 Φb)保持相对稳定 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 、跨导 gm 等 )明显变化 ,适当退火后 ,有稳定的趋势。这两种器件的参数变化形成了鲜明的对比。     

一种抗总剂量辐照的新型PD SOI器件

提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件。针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案。利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18μm CMOS工艺对部分耗尽(PD)SOI NMOS进行了TID效应仿真,建立了条栅、H栅、S栅三种PD SOI NMOS器件的仿真模型。对比三种器件辐照前后的转移特性曲线、阈值电压漂移量、跨导退化量,验证了该器件的抗TID辐照性能。仿真结果表明,有S栅的器件可以抗kink效应,该PD SOI NMOS器件的抗TID辐照剂量能力可达5 kGy。     

pMOS器件NBTI界面电荷引起耦合的数值模拟分析

从二维模拟pMOS器件得到沟道空穴浓度和栅氧化层电场,用于计算负栅压偏置温度不稳定性NBTI(Negative bias temperature instability)效应的界面电荷的产生,是分析研究NBTI可靠性问题的一种有效方法。首先对器件栅氧化层/硅界面的耦合作用进行模拟,通过大量的计算和已有的实验比对分析得出:当NBTI效应界面电荷产生时,栅氧化层电场是增加了,但并没有使界面电荷继续增多,是沟道空穴浓度的降低决定了界面电荷有所减少(界面耦合作用);当界面电荷的产生超过1012/cm2时,界面的这种耦合作用非常明显,可以被实验测出;界面耦合作用使NBTI退化减小,是一种新的退化饱和机制,类似于"硬饱和",但是不会出现强烈的时间幂指数变化。     

台面刻蚀深度对埋栅SITH栅阴击穿的影响

针对台面刻蚀深度对埋栅型静电感应晶闸管(SITH)栅阴击穿特性的影响做了实验研究.实验结果表明,随着台面刻蚀深度的增大,器件栅阴击穿由原来的软击穿变为硬击穿,同时击穿电压升高,SITH设计了独立的台面槽,并研究了台面刻蚀深度与栅阴击穿电压和栅阴击穿特性间的关系,指出台面刻蚀深度的增加可以有效减弱表面电荷和表面缺陷对器件的影响,改善栅阴击穿曲线,提高栅阴击穿电压.同时,还简要描述了这种器件的制造工艺.     

三维圆柱形电荷俘获存储器件的继续微缩对其性能的影响

本文详细地研究了关键尺寸的继续微缩对三维圆柱形无结型电荷俘获存储器器件性能的影响。通过Sentaurus三维器件仿真器,我们对器件性能的主要评价指标进行了系统地研究,包括编程擦除速度和高温下的纵向电荷损失及横向电荷扩散。沟道半径的继续微缩有利于操作速度的提升,但使得纵向电荷损失, 尤其是通过阻挡层的纵向电荷损失,变得越来越严重。栅极长度的继续微缩在降低操作速度的同时将导致俘获电荷有更为严重的横向扩散。栅间长度的继续微缩对于邻近器件之间的相互干扰有决定性作用,对于特定的工作温度及条件其值需谨慎优化。此外,栅堆栈的形状也是影响电荷横向扩散特性的重要因素。研究结果为高密度及高可靠性三维集成优化提供了指导作用。     

150 V电荷耦合功率MOSFET的仿真

电荷耦合是适用于中等电压功率MOSFET设计的先进设计理念之一,该设计思想旨在改善器件阻断态下的电场分布从而提高耐压。针对150 V电荷耦合功率MOSFET双外延漂移区(分别为电荷耦合区N1区与非耦合区N2区)电荷匹配问题进行了仿真优化研究,结果表明:N1区和N2区浓度分别约为2.2×1016cm-3和4.5×101 5cm-3时,电场分布更加均匀、耐压更高,且比导通电阻仅为1.306 mΩ·cm2,即击穿电压和比导通电阻间达到最佳匹配。同时,还针对器件不同槽深进行了静态特性和动态特性的整体仿真优化研究,结果表明:槽深在7~9μm时,器件满足耐压要求且击穿电压随双漂移区掺杂浓度匹配程度变化较为平稳。最后,优化结构与传统槽栅MOSFET相比,其栅漏电容和栅电荷大幅降低,器件优值降低了约87%。     

多晶硅部分剥离技术对抗辐照VDMOS动态特性的影响

在考虑VDMOS器件的抗辐照特性时,为了总剂量辐照加固的需求,需要减薄氧化层的厚度,然而,从VDMOS器件的开关特性考虑,希望栅氧化层厚度略大些。本文论证了在保证抗辐照特性的需求的薄氧化层条件下,采用漂移区多晶硅部分剥离技术以器件动态特性的可行性,研究了该结构对器件开启电压、击穿电压、导通电阻、寄生电容、栅电荷等参数的影响,重点研究了漂移区多晶硅窗口尺寸对于VDMOS动态特性的影响。模拟结果显示,选取合理的多晶硅尺寸,可以降低栅电荷Qg,减小了栅-漏电容Cgd,减小器件的开关损耗、提高器件的动态性能。     

三栅FET的总剂量辐射效应研究

通过对赝MOS进行不同剂量的辐射,得到不同辐射条件下赝MOS器件的I-V特性曲线,并通过中带电压法进行分析,得出在不同辐射下SOI材料的埋氧层中产生的陷阱电荷密度和界面态电荷密度参数。采用这些参数并结合Altal三维器件模拟软件模拟了硅鳍(FIN)宽度不同的三栅FET器件的总剂量辐射效应,分析陷阱电荷在埋氧层的积累和鳍宽对器件电学特性的影响。