频率合成器的现状及发展(英文)

介绍了频率合成器在国内外的发展现状,总结目前国内各种频率合成器中所采用的频率合成设计技术,并根据技术的发展分析了频率合成器的发展趋势。     

SI4133G及其在低功耗快速宽带频率合成器中的应用

本文介绍了SI4I33G频率合成器芯片的性能以及在宽带频率合成器中的应用.     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.     

小数频率合成器介绍

频率合成器是从一个或多个参考频率中产生多种频率的器件,频率合成器在无线通信中有着广泛的应用。本文主要介绍采用最新技术的小数频率合成器以及其相对于整数频率合成器的优点。     

频率合成器的设计与实现

随着相关技术的发展,人们对频率合成器的设计也提出了更多的要求.基于这种认识,本文使用锁相环芯片设计并实现了一种频率合成器.而经过分析发现,该种合成器能够输出稳定的频率信号,并且噪声较低,能够满足合成器的设计要求.     

新型实用的短波频率合成器

文章介绍了一种新型实用的短波频率合成器。分析了该频率合成器的工作原理和设计注意事项,提出了具体的实施方案。     

锁相环频率合成器的发展及应用

锁相环频率合成器在现代电子通信系统中有着广泛的应用。本文主要介绍了锁相环频率合成器的发展历程，各阶段的工作原理，并描述了一个锁相环频率合成器的应用实例。     

一种新型的PLL／DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环技术和直接数字频率合成器有机地结合起来，只需在一般的单环频率合成器的基础上增加少量器件，就可以获得精确的频率分辨和相当低的相位噪声，性能大大优化单环频率合成器而仅略低于双环，结构却比环简单，成本也较低。     

一种新颖的捷变频频率合成器设计

提出了一种新颖的直接频率合成器方案,实现了优于3μs的捷变频指标.采用直接数字频率合成器(DDS)实现细步进跳频,通过切换混频本振、分段开关滤波、直接倍频方式拓展输出带宽.分析了关键指标和技术难点,给出了解决措施.该频率合成器实测结果满足指标要求,具有工程应用价值.     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

低相噪数字锁相频率合成器

常规的数字锁相频率合成器具有电路简单，工作稳定可靠等特点，但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高，因而输出相位噪声较高，不能令人满意。本文提出一种双回路反馈锁相频率合成方案，成功地解决了这个问题，由于有效地抑制了鉴相器的倍增噪声，可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。     

频率合成器的设计

频率合成器是应用于无线电接收设备中的工作单元,文中介绍了几种频率合成器的原理和工作方式,并对锁相环频率合成法、直接数字频率合成法进行了详细的理论推导,其详实的理论推导公式对频率合成器的设计具有一定的参考价值.     

一种小型化频率综合器的设计

小型化是现代电子系统的一个重要的发展方向,频率综合器的小型化设计是射频系统小型化设计的重点之一。本文介绍了频率综合器小型化设计中的关键技术,难点以及解决的几种方法。     

An analytical phase noise model of charge pump mismatch in sigma-delta frequency synthesizer

Although some papers have qualitatively analyzed the effect of charge pump mismatch on phase noise and spurs in sigma-delta fractional-N frequency synthesizer, few of them have addressed this topic quantitatively. An analytical model is proposed in this paper to describe the behavior of charge pump mismatch and the corresponding phase noise. Numerical simulation shows that this model is of high accuracy and can be applied to the analysis of in-band phase induced by the charge pump mismatch in sigma-delta fractional-N PLL frequency synthesizer. Most importantly, this model discloses that 6 dB reduction of in-band phase noise due to charge pump mismatch can be achieved by halving the charge pump mismatch ratio. After studying the typical topologies of sigma-delta modulators (SDM), we proposed some strategies on the selection of SDM in frequency synthesizer design. Our analytical model also indicates that eliminating the charge pump mismatch is one major path towards the in-band phase noise reduction of the sigma-delta frequency synthesizer. Xiaojian Mao was born in Jiangsu Province, China, in 1978. He received the B.S. degree in electronic engineering from Jilin University, Changchun, China, in 2000. He is currently pursuing the Ph.D. degree in circuits and systems at Department of Electronic Engineering of Tsinghua University, Beijing, China. His current research includes frequency synthesizers and phase-locking and clock recovery for high-speed data communications. And His PhD thesis title is “Design and Analysis of Sigma-Delta Fractional-N PLL Frequency Synthesizer.” Huazhong Yang received BS, MS, and PhD Degrees in electronics engineering from Tsinghua University, Beijing, in 1989, 1993, and 1998, respectively. He is a Professor and Head of the Circuits and Systems Division in the Department of Electronic Engineering at Tsinghua University, Beijing. His research interests include CMOS radio-frequency integrated circuits, VLSI system structure for digital communications and media processing, low-voltage and low-power circuits, and computer-aided design methodologies for system integration. He has authored and co-authored 6 books and more than 100 journals and conference papers. He was the winner of Chinas National Palmary Young Researcher Award in 2000. Hui Wang received the B.S. degree from Department of Radio Electronics, from Tsinghua University, Beijing, China. She was a visiting scholar at Stanford University, CA, USA from February 1991 to September 1992. Currently she is a Professor of the Circuits and Systems Division in the Department of Electronic Engineering and the deputy dean of academic affairs office at Tsinghua University, Beijing, China. Her research interests include modeling and simulation of radio-frequency CMOS integrated circuits, automatic design methodology for low voltage and low-power integrated circuits, and interconnect modeling and synthesis for deep submicron system-on-a-chip. She has authored and co-authored 4 books and over 70 papers. She was a primary research of TADS-C4 which gained a third-grade prize for the national progress in science and technology in China in 1993.     

超低相位噪声超高速声表面波雷达频率综合器

介绍了一种新型的高性能雷达频率综合器的制作方法，即采用声表面波技术制作高性能的雷达频综器。采用这种方法成功地制造了Ｌ波段、Ｓ波段、Ｃ波段超低相位噪声超高速频率综合器。该类频综输出信号具有极低相位噪声（１．６ＧＨｚ处：单边带相位噪声Ｌｍ（１ｋＨｚ）＝－１２７ｄＢｃ／Ｈｚ；３．４ＧＨｚ处：Ｌｍ（１ｋＨｚ＝－１２２ｄＢｃ／Ｈｚ；６．８ＧＨｚ处：Ｌｍ（１ｋＨｚ）＝－１１６ｄＢｃ（Ｈｚ）、极短的频率切换时间（约１６０ｎｓ）、低杂波电平（Ｌ波段为－７０ｄＢ；Ｓ波段为－６５ｄＢ；Ｃ波段为－６０ｄＢ）、较多频点（５１点）等多项优异性能。同时，该频综通过了各项环境试验的考核，且长期工作性能稳定。     

基于ADF4350的多频段信号源的设计与实现

ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性,给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法,得到了应用在测量船的S和C频段信号源。该信号源通过上位机软件的简单设置,可以方便地实现现场控制,满足测量船的使用要求。经测试表明,该信号源覆盖了测量船S和C频段系统的全部频点,锁相效果良好,控制简便,性能可靠。     

毫米波频率综合器研究进展

频率综合器的性能对通信系统有极大的影响,本文简要介绍了频率综合器的基本原理,系统全面地综述了毫米波频率综合器的国内外研究进展,着重报道了单片微波集成电路(MMIC)工艺实现的60GHz锁相频率综合器理论和实验研究最新成果,分析了各种电路实现的优点和不足之处,预测了毫米波频综的发展趋势及相关技术要求,提出了一些有益建议。     

一种通用可编程数字频率合成器的设计

讨论了锁相式频率合成器的基本原理，设计了一种通用可编程锁相式频率合成器，介绍了其编程置型格式，提出了一种可提高程控分频器工作频率的电路设计方法，并给出了其模拟波形。该电路的最高合成频率为１００ＭＨｚ最小频率间隔为１００Ｈｚ，在工程上具有广泛的应用前景。     

基于锁相环原理的X波段频率源的设计与实现

介绍了一种X波段频率源的设计方法。该文采用2个数字锁相频率合成单环,再环外混频的方法实现了该X波段频率源的设计。该频率源具有相位噪声低,杂散低,频率稳定度高等特点。经试验测试结果表明,该频率源的相位噪声为-94.3dBc@1kHz,-99dBc@10kHz;输出功率大于13dBm,实现了一个性能较好的频率源。