基于FPGA的图像采集与VGA显示系统

使用FPGA和VGA器件进行图像采集显示系统的设计,能够实现对图像的实时采集和显示,所以能够使系统具有较高的实用价值。因此,基于这种认识,本文对基于FPGA的图像采集与VGA显示系统的整体结构和系统实现过程进行了阐述,从而为关注这一话题的人们提供参考。     

基于CameraLink的高速图像采集处理系统设计

针对高帧频相机输出的图像数据量大的特点,设计并实现了一种基于CameraLink接口的高速实时图像采集处理系统。该系统采用FPGA芯片EP3C55F484完成图像的采集和预处理,高性能的DSP芯片TMS320DM642完成复杂的图像处理运算。介绍了系统的设计思路、硬件结构和工作流程,并描述了系统各个功能模块的设计方法。实验结果表明,系统可实时完成500帧/s的图像数据采集和处理任务。同时,该系统实现了从CameraLink信号到SDI信号视频接口转换功能。     

基于FPGA的超高速CameraLink图像传输

基于现场可编程门阵列(FPGA)XC6LX100T设计了两套CameraLink接口传输的硬件平台,提出在实验中结合使用片上调试工具Chipscope和同步发生源模块用于精确测量FPGA中的传输误码的方法,详细对比了基于FPGA设计的CameraLink接口与DS90CR287、DS90CR288A的传输效果。结果表明:相对现今主流CameraLink接口电路,本文使用低压差分对代替大量并行数据线,最高可支持154 MHz像素时钟,单个CameraLink接口的传输速率可达4.31Gbit/s,突破了串并转换芯片传输速率的瓶颈,FPGA直接输出的CameraLink数据可以驱动6m的CameraLink传输线,图像可长时间正常无误显示,设计的系统可应用于各种基于CameraLink接口的传输系统。     

基于FPGA的实时图像采集系统

基于FPGA的实时图像采集系统包括视频图像采集、SDRAM图像数据存储、FPGA图像数据发送,以及VGA终端显示。系统选择FPGA芯片、128 MBit SDRAM芯片、ADV7123视频编码芯片等硬件以及Quartus Ⅱ13.0软件开发工具。采用Modelsim10.0实现了系统仿真。     

基于SOPC的嵌入式视频监控系统设计

为生产体积小、成本低、功耗低、实时性高的视频监控系统,提出了一种基于SOPC的嵌入式视频监控方案。以台湾友晶公司的DE2FPGA开发板为硬件平台,以Quartus II 9.0和NIOS II 9.0为软件平台,实现了对数字图像传感器MT9M111输出的ITU-R BT.656视频流的采集、色彩空间转换、VGA显示器上实时显示。图像能够以640×480(30Hz)显示格式在VGA显示器上实时显示,具有截屏静止、存储等功能。与传统方案相比,该方案能提高系统的性能,减少软硬件设计周期,降低开发成本。     

直接写入内存法图像采集接口设计

本文采用FPGA和通用DSP相结合,充分发挥FPGA的速度优势以及DSP指令丰富和软件灵活的特点,用直接写入内存的方法设计出了一种数字图像采集接口。采用嵌入式控制系统,利用内存直接写入方法设计图像采集控制器,直接将图像数据写入系统内存,实现了高速图像采集。     

S3C2440的嵌入式VGA接口设计

ARM嵌入式系统中实现VGA显示接口功能,涉及到时序的构建和数字图像信息的模拟化两个主要方面。该文介绍了在基于S3C2440的嵌入式平台中,利用高性能D/A芯片THS8134B,将LCD扫描式接口转换为VGA接口的设计方法,其中包括接口的硬件设计、VGA时序信号的实现方法、视频D/A转换器的使用方法等,最后详细介绍S3C2440相关寄存器的设置。该设计占用系统资源少,效率高,可靠性强,能够满足实时显示的需要。     

基于FPGA的精密光栅尺图像采集与预处理设计

针对目前利用图像的方法来分析精密光栅尺位移采集速度不高的问题,设计了一种以现场可编程门阵列(Field Programmable Gate Array, FPGA)为主控器件对光栅尺进行图像编解码和预处理的系统.系统主要包括SDRAM控制模块、CMOS传感器驱动模块、VGA显示模块以及图像算法模块.整个模块以Altera公司的Cyclone IV系列EP4CE10E22C8N作为主控芯片,Quartus II 15.0软件为开发平台,并经过反复测试实现各个模块功能,最终通过VGA实时显示预处理后的图像,为下一步DSP实现光栅尺位移的测量提供了可靠的预处理数据.     

基于FPGA的以太网双目图像采集系统设计

针对双目视觉的位姿测量系统中两摄像头采集图像数据不同步和不能并行运算的问题,设计了基于FPGA的单个以太网口的双目图像采集系统.系统采用两片数字图像传感器OV5640完成对前端图像数据的采集,以FPGA芯片作为控制核心,把采集的两个摄像头图像数据通过两个写FIFO交替存储在SDRAM存储器,再通过计数器的计数值交替变换两个读FIFO的读请求继而交替读出存储在SDRAM存储器的图像数据,最终数据以UDP协议通过MII接口发送给PH Y芯片再以网线发送至上位机,上位机根据辅助信息即可实现两个摄像头的实时显示.实验结果表明:实现了两摄像头同步工作、并行运算,并且系统具有结构简单、体积小、成本低、传输稳定等优点,可满足双目视觉的位姿测量系统中对图像采集的要求.     

基于FPGA和DSP的图像实时采集处理系统设计

针对高分辨率图像的实时播放、存储,提出了一种基于FPGA和DSP架构的图像实时采集处理方案.本方案以两片TI DM368系列DSP为核心处理器,采用H.264编解码方式进行图像的编解码,以EP2C35系列FPGA芯片作为协处理器进行图像的采集、颜色空间的转换及编解码后图像的传输.该方案能够对红外、可见光两路视频图像进行处理,运行可靠稳定,接口易更改,经过简单修改实现多种格式视频码流的采集处理.     

无线视频监控系统设计

针对现有视频监控系统具有的布线繁琐、结构性差、便捷性差、可靠性低、可扩展性差等问题,采用无线网络传输数据的方法,设计了一种基于现场可编程门阵列(FPGA)的无线视频系统.该系统首先利用CCD摄像头获取视频图像,然后利用无线模块传输数据,并利用FPGA集成度高、视频信号处理能力强、结构灵活、成本低等特点实现数据处理,实现图像在VGA显示器上的显示.同其他同类产品比,所设计的系统能够实现实时无线视频监控,而且具有成本低、便捷、可靠等优点.     

基于CCD相机的转台转动速度测量方法研究

针对传统测速方法不能满足高速高精度下测量的要求,在研究CCD （Charge Coupled Device）相机的工作原理及特点的基础上,实现一种以现场可编程逻辑器件（FPGA,Field Programmable Gate Array）为控制核心的转台转动速度测量系统。工作在外触发方式下的高帧频CCD通过Camera Link接口作为相机图像数据的输入,利用FPGA的高速并行特性完成了高帧频数字图像的采集、数据流的缓存控制,并且综合分析了自相关算法的原理和过程,给出了该算法完成测速系统的具体实现方法,最后得出的速度通过通信端口实时的发给上位机。经试验验证：利用高帧频CCD相机的测速方法可精确测量转台转动的速度,系统误差率低且稳定可靠。     

数字视频图像传输中基于FPGA的图像去噪方法

在靶场测试实验中,为了节约经费和节省时间,需要将大量的视频图像进行高速传输与存储,以方便事后处理。研究了数字视频图像传输中一种基于FPGA（FieldProgrammableGateArray）的数字图像去噪方法,设计了基于FPGA的图像滤波器,并利用Matlab进行仿真实验。得出基于均值操作的自适应中值滤波方法对受到混合噪声污染的图像信息具有更理想的滤波去噪效果。     

基于Camera Link协议的CCD图像采集系统

为满足航天相机系统快速、高质量的成像要求,设计了一种基于Camera Link协议的高速CCD（ChargeCoupled Device）图像采集系统。该系统采用CPLD（Complex Programmable Logic Device）、专用视频处理芯片TDA8783、乒乓结构的存储器进行设计,并使用时间延迟积分（TDI：Time Delay Integral）的工作方式,通过设置单级积分时间长度和积分级数改变总积分时间长度。实验结果表明,该系统能同时输出两路CCD电压信号,最高数据输出速率达15帧/s,信噪比大于50dB,两通道的不均匀性小于2%,满足航天相机系统的高速、高分辨率设计要求。     

北斗信号捕获相位相干算法的设计与实现

针对北斗二号卫星导航系统信号捕获运算量大的问题,提出一种利用相位相干算法搜索起始码相位的方法,并给出基于现场可编程门阵列(FPGA)的相位相干算法的具体实现方案,算法中关于旋转因子运算的问题主要借助坐标旋转数字计算方法和查找表方法得以解决。编译综合及仿真结果皆表明,与传统快速傅里叶变化(FFT)算法相比,新方法只需用到复数加法,运算量小,且能正确捕获信号。     

基于PCI9054的图像采集与控制系统设计

设计了一种基于PCI总线的Camera Link接口图像采集与控制系统。系统硬件采用DS90CR288A作为CameraLink解码芯片,EP1C6Q240芯片实现系统的逻辑控制,PCI9054作为PCI接口芯片;软件以Driver Works作为开发工具开发了WDM驱动程序,以Microsoft VC++6.0开发了应用程序。图像采集采用DMA方式,指令传输采用I/O读写方式。实验表明,该系统实现了对MC1360相机的图像采集,以及帧频、积分时间及像素时钟等的控制功能。     

179阶SRRC滤波器的设计与仿真

以DTTB系统中采用的SRRC滤波器为例,介绍一种利用分布式算法与多相分解开关结构相结合的SRRC滤波器的FPGA实现方法。最后利用Matlab验证,通过与169阶滤波器相比较,分析误差来满足国标对基带滤波的要求。