合并单元时钟同步测试装置的研制及应用

针对合并单元缺乏时钟同步异常状况测试的现状,设计了一种测试装置,该装置既能够自产生各种IRIG-B异常信号,又能够监视外接IRIG-B信号。利用该装置组成了自动化测试系统,通过自动化闭环测试方法,校验合并单元在时钟同步信号异常的情况下各种性能表现,补充了合并单元测试的测试手段,有助于提高合并单元的可靠性。     

智能变电站合并单元应用现状与展望

介绍了合并单元相关国际标准概况,从独立式合并单元、时钟同步、点对点采样模式、并列与切换功能方面对合并单元在国内智能变电站的具体技术应用现状进行了分析,并提出了合并单元的下一步将朝着可靠同步、功能集成的方向发展。     

智能变电站扩建间隔合并单元同步测试方法研究

介绍了智能变电站合并单元数据同步方式,分析了不同数据同步方式下合并单元同步性测试存在的问题,提出了一种在智能变电站新间隔扩建中合并单元测试数据同步性的方法,该方法利用合并单元检修机制、电压切换功能隔离测试设备与运行设备,解决了智能变电站母线不停电进行间隔合并单元同步测试的问题。     

智能变电站IEEE1588时钟同步冗余技术研究

针对智能变电站时钟同步系统现状,提出了基于IEEE1588的时钟同步系统冗余方案。在分析IEEE1588的实现原理及其特点的基础上,提出了单钟方案、双钟互备方案和双钟双扩展方案。重点对双钟互备方案进行了阐述,并详细分析了时钟冗余切换原理和过程。同时,进一步对双钟互备方案在变电站单网和双网模式下,不同网络方案对时钟冗余造成的影响进行了研究。     

基于PI的合并单元同步校准实用技术

智能变电站合并单元的同步性直接关系到所采集的电气量实时数据的时间一致性。高效的合并单元同步校准系统保证了合并单元数据的一致性。研究了合并单元的同步源和同步误差产生的原因,讨论了常见的时钟同步方法。提出了基于移相法和频率微调法的合并单元校准系统,并引入比例积分调节器对合并单元校准系统进行了同步控制。实际测试结果表明:采用所提方法后,同步偏差的波动范围从原先的600 ns至900 ns区间下降到40 ns左右,证明了所提方法的有效性。     

IEEE1588协议在合并单元中的应用与实现

数字化变电站尤其是过程层设备对同步精度要求越来越高,文中提出应用对时精度达到亚微秒级的IEEE1588协议,实现合并单元的同步功能向12路电子式电压电流互感器发送同步采样命令,为实现IEC61850T5等级的对时精度提供了很好的技术支持。简要阐述了IEEE1588时钟同步系统的工作原理和时间戳标记的具体设计方法,给出了运用ARM系列STM32F107在过程层合并单元实现IEEE1588协议的过程,并对该方案进行了性能测试,验证了运用STM32F107能够实现IEEE1588网络协议的高精度对时,满足变电站过程层对时钟同步精度的需求。     

核电厂时钟同步系统方案分析

对核电厂的3种时钟同步系统结构(基本式、主从式、主备式)及其特点做了简单介绍,分析了应用这3种时钟同步系统的方案,包括按机组设置、按系统设置及全厂设置1套时钟同步系统,结论是全厂设置1套时钟同步系统方案更具合理性,最后指出了发展和改进方向,包括建立一套覆盖全厂的时钟同步系统,采用主备式结构,两路无线授时基准信号宜采用不同授时源等。     

智能变电站合并单元同步方法研究

基于合并单元同步性能与数据可靠性,分析同步元件的工作状态机制,提出同步守时方法。在分析合并单元同步元件工作状态机制与状态判断的基础上,研究了外部时钟丢失后合并单元误同步机理,并提出了相应的改进方法,以避免误同步的发生。     

站域信息实时同步采集中同步采样时钟的设计

站域信息实时同步采集是智能变电站中实现全景信息采集的关键技术。在研究基于全球定位系统(GPS)采样数据同步的基础上,针对合并单元同步采样时钟对晶振依赖性强,及在晶振老化、频率准确度降低的情况下输出误差较大等不足,提出了一种基于现场可编程门阵列(FPGA)的同步采样时钟闭环校正实现方法。通过对2种同步采样时钟输出误差的定量分析,证明可通过软件补偿改善输出误差,并在提高同步采样脉冲输出精度的同时,保证输出相位的一致性。实验验证表明,该方法在使用普通石英晶振时,合并单元的同步采样值能达到0.2s级精度,体现了良好的同步性能。     

基于TDM的大规模多天线信道测量系统的射频切换模块设计

传统大规模多天线(Massive MIMO)信道测量系统采用的是虚拟大规模多天线阵列,测量周期较长,测试环境要求静止,同步要求高并且需要修正天线阵元间互耦特性。针对于传统测量系统的不足构建了真实Massive MIMO信道测量系统,该系统相对于传统信道测量系统的不同在于TDM的射频切换模块和相应的天线阵列。射频切换模块主要包括时钟控制单元和射频切换单元,时钟控制单元产生控制矢量信号发生器的触发信号和控制射频切换单元的控制信号,射频切换单元则根据输入的控制信号快速切换不同的天线阵元。实验表明,该套设备大大缩短了测量时间,减轻了人力测试强度,降低了对测试环境和同步的要求并且测量结果包含天线之间的互耦影响,极大的增加了信道建模的准确性。     

一种遵循IEC 61850标准的合并单元同步的实现新方法

简要分析了电子式互感器和保护控制设备接口的相关国际标准，指出合并单元的设计是实现此接口的关键因素。就遵循IEC61850-9-1标准设计合并单元时所面临的同步问题，分析了需具体实现的功能，并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样，在同步输入时钟受到干扰或短时丢失时，可对其进行实时跟踪和判断，从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。     

基于IEEE 1588实现变电站过程总线采样值同步新技术

介绍并分析了网络测量和控制系统的精确时钟同步协议IEEE1588,通过与目前应用广泛的网络时间协议(NTP)相比较,指出其高精度时钟同步实现机制的特殊性。针对IEC61850所定义的过程总线上采样值高精度同步要求,提出了一种基于IEEE1588的合并单元同步实现的新方案。在此方案中,利用现场可编程门阵列(FPGA)对IEEE1588同步报文时标生成点进行精确确定,IEEE1588同步协议的实现利用微控制器完成。     

数字化变电站合并单元自动误差校验技术及应用

合并单元的准确性直接影响数字化变电站甚至智能电网的安全稳定运行。为此,从硬件设计和算法研究两方面着手提升合并单元误差校验准确度和实时性,详细给出了合并单元校验系统硬件设计原理,提出了基于最小旁瓣卷积窗的频谱相位校正算法,实现了合并单元比差和角差准确估计,建立了合并单元时钟误差校验方案,实现了时钟误差校验、守时功能测试和绝对延时计算。实验结果证明了本文设计的数字化变电站合并单元自动误差校验系统运行稳定可靠,满足实际测量需求。     

电子式互感器合并单元同步时钟模块的设计

利用全球定位系统（Global Positioning System,GPS）时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法。采用除法电路和余数分摊的策略进行误差校正,使采样脉冲均匀准确,进一步减小各合并单元提供的采样脉冲之间的同步误差,同时在GPS时钟丢失时能减小积累误差,保持更长时间的同步。软件仿真和硬件实验均证明此方法的有效性。     

基于电压向量的数字化母线保护电流同步方法

采样数据同步是智能变电站继电保护的关键问题。当采样数据通过过程层网络传输时,保护装置依赖于时钟源同步。提出了一种基于电压向量的数字化母线保护电流同步方案,在原有同步方案失效并导致合并单元采样失步的情况下,通过电压向量的相位差对采样数据进行同步处理,仍可保证母线保护继续投入运行。分析了同步方案的原理,介绍了同步方案的系统接线,给出了实施方案的细节:通过正序电压计算间隔采样的时间差;通过抛物线二次插值方法对采样数据进行同步处理;发生三相PT断线时需退出同步方案。RTDS数模实验结果表明同步方案可保证各种工况下母线差动保护功能的正确性,证明了同步方案的有效性和可行性。     

基于合并单元装置的高精度时间同步技术方案

智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。     

数字化变电站中实现电压电流同步的合并单元

基于对合并单元的本质功能就在于实现电压电流信号同步的认识,对合并单元原定义给出了新的阐释,梳理了合并单元的标准,并按照更好实现采样数据同步的误差要求,讨论了目前规定使用的三种站级同步信号,根据模块化思想分析了其电压电流同步功能的实现过程,介绍了现有的合并单元硬件实现方案,最后给出了合并单元发展趋势等的看法。     

IEEE 1588时钟同步系统误差分析及其检测方法

简要阐述了IEEE 1588时钟同步系统的工作原理,着重分析了时钟同步系统中可能的误差源及影响因素,提出了使用线性收敛比较法时时钟同步系统进行在线故障检浏.试验结果表明该方法可以发现IEEE 1588时钟同步系统中存在的故障或误差.     

一种改进IEEE1588协议的时钟同步方法

针对IEEE1588协议基于网络进行时钟同步偏差较大的问题,提出一种改进IEEE1588协议的时钟同步方法,在分析IEEE1588协议的基础上,对影响同步精度的时钟偏差和频率偏差进行建模,利用二阶Kalman滤波算法对时钟偏差和频率偏差进行递推,并通过Allan方差验证噪声特性,不断修正时钟偏差。最后,在实验室环境下设计了三组测试方案对改进后的时钟同步精度进行测试,并比较改进后的同步方法与IEEE1588协议同步方法的精度,验证改进同步方法的有效性和优越性。