基于网络通讯处理器的路由器设计

网络通讯处理器是为提高报文处理效率而出现的专用处理器,本文描述了网络处理器的基本体系结构,并以Motorola通讯处理器MPC860为例阐述了路由器的实现方法。     

英特尔今年画句号——450MHz奔腾Ⅱ、333MHz、300MHz赛扬问世

英特尔公司宣布为高性能电脑、入门级服务器和工作站推出450MHz奔腾Ⅱ处理器,同时还为基本电脑推出两款333MHz和300AMHz英特尔赛扬处理器。这三种处理器为英特尔1998年的台式电脑处理器产品线画上了句号。 450MHz的英特尔奔腾Ⅱ处理器是英特尔公司到目前为止速度最快的处理器,比400MHz的奔腾Ⅱ处理器性能提升近10％。这些系统都运行在100MHz系统总线上,使处理器和计算机系统的其余部分可以更快通讯。 333MHz和300AMHz英特尔赛扬处理器在处理器核心内置了     

并行网络处理器在路由器中的应用

网络处理器是为提高报文处理效率而出现的专用处理器。随着网络带宽需求的增加和大量网络服务的涌现，网络处理器向可编程，并行的方向发展，本文以Intel IXP1200网络处理器为例描述了处理器的并行性，并提出了基于并行网络处理器的路由器体系结构，实验证明，这种体系较传统的路由体系可以大大提高报文转发能力。     

多核课程建设探索与实践

<正>1课程背景2006年是有计算机历史以来处理器更新换代最快的一年,以Intel与AMD为代表的处理器厂商在年初发布了双核处理器,之后发布了多款双核处理器,在2006年底又发布了四核处理器,2007年1月10日,英特尔展示了配置两个四核处理器的八核计算机,多核处理器开始全线进入市场,计算机多核时代真正来临。到2006年底,多核处理器出货量已经达到处理器总出     

CES展品精粹

英特尔发布新款四核处理器英特尔公司正式宣布再推出3款四核处理器,其中包括首款带有“英特尔酷睿2四核处理器”标识的产品,从而拉开了把四核产品推向主流市场的序幕。该处理器将很快进入渠道进行销售。英特尔还公布了两款用于单路服务器的四核处理器。目前,英特尔公司为台式机和企业级市场总共提供了9款四核处理器。戴尔推出为电脑发烧友和高端游戏玩家准备的XPS710H2C该款产品首次采用了双阶段冷却流程,在为处理器降温方面有杰出表现。首先通过类似汽车散热风扇系统的液气交换装置从处理器排除热量。继而有类似航天飞机上使用的陶瓷热电…     

面向多核处理器的视频编码并行加速算法综述

视频编码算法复杂度的提高,对处理器性能提出了更高的需求,多核处理器为媒体数据处理提供了有力的平台。分析了视频编码标准算法的特点,总结视频编码加速的方法,按照对称多核处理器、不对称多核处理器以及混合式多核处理器的分类,介绍基于多核处理器的并行视频编码设计方法以及典型例子;总结基于多核处理器进行视频编码设计可能遇到的问题,并指出了未来的研究方向。     

英特尔发布面向平板电脑的全新凌动处理器Z2760

9月27日,英特尔公司发布了凌动处理器Z2760(研发代号为"Clover Trail"),并与OEM合作伙伴推出了首批平板电脑和变形设计。这些设备基于英特尔酷睿博锐处理器、英特尔酷睿处理器和英特尔凌动处理器,包括最新的凌动处理器Z2760。全新基于英特尔凌动处理器的设备,为个人和企业用户提供了多种创新、纤薄和时尚的设计选择,并具备长时间电池续     

实战E6550超频 体验G0的强大超频能力

在此之前的超频者天堂栏目，我们已经为大家展示了N多G0核心酷睿2双核处理器，这些G0处理器在一次次的刷新SuperPI世界记录。现在，越来越G0处理器已经上市．甚至是价格低廉的E6x50处理器。在这篇文章中，我们将以E6550处理器为例，展示下G0核心前端总线1333处理器的超频能力。     

基于Nios Ⅱ的网络处理器转发软件设计与实现*

为了进一步提高网络处理器的可编程能力,可采用软核设计网络处理器,如在Ahera FPGA中嵌入多个NiosⅡ软核实现网络处理器。首先介绍了NiosⅡ的结构特点和自定义指令,而后给出了基于NiosⅡ软核处理器的网络处理器转发软件结构,并以IPv4报文转发应用为例阐述了网络处理器转发软件的实现方法。     

核多力量大?未必!——AMD推土机处理器评测

处理器今年早些时候,英特尔发布的Sandy Bridge处理器在业界引起了轰动。这款处理器的性能比前一代处理器有了大幅提升,同时提高了能源效率。如今,AMD终于打响了反击战,那就是之前代号为Bulldozer(推土机)的AMD FX平台。AMD在研制FX平台时就着眼于多线程软件,兼顾速度和功耗,为越来越多旨在充分发挥多核处理器功能的应用程序提供强大性能和     

龙芯3号处理器多核虚拟化技术

MIPS 处理器是精简指令集（RISC）处理器中的一个重要代表,通常应用于嵌入式系统中.近年来,随着MIPS处理器性能的大幅度提升,其应用渐渐扩展到了高性能服务器领域.龙芯3号处理器是MIPS架构的典型代表.在目前的服务器研究领域中,多核技术是一项重要的技术指标,而虚拟化技术是另一项重要的技术指标.当前,虽然虚拟化技术得到了快速发展,但是龙芯3号处理器上的虚拟化技术却鲜有成果.基于龙芯3号处理器的多核虚拟化技术面临许多问题,虚拟多核架构结构复杂、核间通信方式难以模拟等都会为龙芯3号处理器上的多核虚拟化带来困难.分析了多核龙芯3号处理器的硬件结构以及物理多核的核间中断通信方式,在此基础上介绍了龙芯3号处理器上多核虚拟化关键技术.主要在多核处理器虚拟化总体架构设计、虚拟多核结构设计以及虚拟多核的核间通信方式等方面进行了讨论.实验的结果表明,在龙芯3号处理器上,该多核虚拟化方法具有良好的效果.     

多核处理器体系结构软件仿真技术：研究综述

由于单核处理器的处理能力已经接近极限，很难再有提高，人们将目光投向了多核处理器体系结构。在处理器体系结构的设计中，体系结构软件仿真技术是最重要的一个方面。本文首先介绍处理器体系结构仿真技术的概念、分类、目的和意义，然后讨论多核处理器体系结构仿真技术的现状和面临的问题；分析了多核处理器软件仿真技术的复杂性；比较和分析了当前主流技术的优缺点。由于多核处理器体系结构的研究处于初期阶段，因此多核处理器体系结构仿真领域面临着诸多挑战和机遇。本文最后指出了多核处理器体系结构软件仿真技术今后的研究方向。     

专用指令分组密码微处理器体系结构研究

本文以分组密码算法为研究对象，结合微处理器体系结构的特点，研究能够高效灵活实现多种分组密码算法的处理器体系结构。论文通过分析现有分组密码算法结构特点，从实现方式的灵活性和高性能角度出发，提出了一种基于专用指令集的分组密码微处理器的设计思路，并给出了分组密码微处理器的运算单元设计方案及整体系统架构。     

专用指令分组密码微处理器体系结构研究

本文以分组密码算法为研究对象,结合微处理器体系结构的特点,研究能够高效灵活实现多种分组密码算法的处理器体系结构。论文通过分析现有分组密码算法结构特点,从实现方式的灵活性和高性能角度出发,提出了一种基于专用指令集的分组密码微处理器的设计思路,并给出了分组密码微处理器的运算单元设计方案及整体系统架构。     

LSE：一种处理器体系结构软件仿真器开发工具

在现代处理器体系结构设计中,利用软件仿真技术对设计结果进行验证是最重要的方面之一.然而,处理器体系结构仿真器的开发是一个非常困难的过程.主要的困难表现在三个方面:第一,目前用于处理器体系结构仿真器开发的编程语言如C或C 语言都是串行执行的语言,而处理器的各部件是可以并行运行的,使用串行编程语言编程来模拟并行执行的部件需要长时间的、仔细的程序功能与部件功能的匹配工作,并且容易出错;第二,使用串行程序来模拟并行部件的运行,模拟速度很低,并且仿真速度低是处理器体系结构软件仿真器开发领域的瓶颈问题;最后,仿真器仿真结果的可信度低也是一个关键问题.本文首先介绍了一种新的处理器体系结构软件仿真器开发工具,然后深入分析了该开发工具的优点和缺点,最后对该仿真器开发环境提出了改进方案.     

多核处理器的结构设计研究

围绕如何进行多核处理器的结构设计，提高处理器性能这一问题，结合传统多处理机设计原理对多核处理器结构设计进行了研究，并对当前主要商业多核处理器进行了研究，揭示了其发展趋势，探索了未来多核处理器设计的发展方向。     

Java处理器技术

本文介绍了几种 Java处理器技术的结构和特点 ,包括 Java虚拟机、采用堆栈结构的 Java处理器、Java协处理器、采用 VL IW技术的 Java并行处理器等 .最后 ,简述了 Java处理器技术的最近发展概况     

一种分片式多核处理器的用户级模拟器

随着片上晶体管资源的增多和互连线延迟的加大,分片式多核微处理器已成为多核处理器设计的新方向.为了对这种新型处理器进行体系结构的深入研究和设计空间的探索,设计并实现了针对分片式多核处理器的用户级多核性能模拟器.该多核模拟器在龙芯2号单处理器核的基础上,完整地模拟了基于目录的Cache一致性协议和存储转发式片上互联网络的结构模型,详细地刻画了由于系统乱序处理各种请求应答和请求之间的冲突而造成的时序特性,可以通过运行各种串行或并行的工作负载对多核处理器的各种重要性能指标加以评估,为多核处理器的结构设计提供了快速、灵活、高效的研究平台.     

Secure processor architecture modeling for large-scale systems

This paper describes the architecture defects of existing hardware platforms have been analyzed. These defects allow software vulnerabilities exploitation. The authors propose to solve this problem by building a processor with secure-by-design architecture. Requirements for such a processor are formulated within this paper. Also the authors describe the application of virtualization technology to model the existing processor and to use this model to demonstrate proposed approach.