基于QEMU的AARCH64平台仿真技术的研究

在嵌入式软件开发过程中，通常可以使用仿真技术模拟目标硬件平台，进行软件运行环境的仿真。通过仿真器对目标硬件的CPU、内存和输入/输出（I/O）设备等进行仿真，支持用户可以在不具备硬件条件的情况下，尽快地开展嵌入式软件的开发工作。研究了基于开源的虚拟操作系统模拟器（QEMU）仿真器平台，选取了目前嵌入式领域常用的国产飞腾2000嵌入式处理器作为仿真目标，以验证仿真AARCH64平台QEMU虚拟机的可行性，方便用户开展嵌入式软件的开发。     

基于Hopfield神经网络和禁忌搜索的软/硬件功耗划分

在目前全球倡导“低碳经济”的背景下,随着嵌入式系统大量而广泛的使用,嵌入式软件功耗已成为嵌入式系统设计的一个关键因素,而软/硬件划分是嵌入式软件功耗优化的一种重要方法。首先在性能约束条件下,建立以嵌入式软件功耗为目标的软/硬件双路划分模型;然后,提出了一种基于离散Hopfield神经网络(HNN)和禁忌搜索(TS)融合的求解算法,采用离散Hopfield算法作为主算法能较快地获得可行解,使用禁忌搜索算法“禁忌”当前解而转移到目标函数的其他极小点,从而可跳出局部最优解而快速趋于全局最优解;最后,仿真实验表明,与同类算法相比,该算法不但具有搜索速度上的优势,而且求得全局最优解的概率更高。     

模型驱动的嵌入式仿真系统设计

为解决嵌入式系统仿真应用需求多样性的问题并提高系统的开发效率,设计一种通用嵌入式仿真系统。该系统在Matlab/Simulink开发环境的基础上,采用模型驱动的方法设计仿真模型并构建仿真组件库,实现了仿真系统模型的快速建立。同时设计了多接口、可扩展的仿真器硬件结构,解决了嵌入式系统接口的多样性问题。该仿真系统具有良好的可重用性和可移植性等特点,可用于多种嵌入式软件的开发,具有现实意义。     

基于S3C2410X的I2C总线接口的软件仿真与验证

根据S3C2410X处理器内I2C总线接口的控制逻辑和I2C总线主从设备的通讯原理,提出了一种仿真I2C总线接口的方法,实现嵌入式仿真器中I2C模块的仿真.利用FSM建模方法对E2PROM芯片的控制过程进行建模,根据此模型仿真了S3C2410X对E2PROM的读写过程.根据U-Boot在仿真器上的运行,通过调用U-Boot中I2C总线控制命令,完成对E2PROM的读写,验证所实现I2C仿真模块的正确性.     

基于I/O空闲率的硬盘功耗建模与评估方法研究

存储设备的功耗在整个计算机系统尤其是数据中心所占的比例已经越来越大。要进行硬盘功耗优化,在缺少硬件直接测量硬盘功耗的情况下就需要对硬盘功耗进行建模。现代操作系统通过文件系统层进行硬盘I/O操作管理,并提供实时监控数据。通过对EXT2、EXT4和NILFS2等常用文件系统的硬盘I/O过程进行实验分析,发现不同的文件系统对硬盘功耗具有不同的影响,为了刻画这种差异性,提出基于I/O空闲率的硬盘功耗建模与评估方法。同时使用I/O空闲率来指导硬盘进行功耗优化,将视频播放器的I/O空闲率由4.79%提高到96.55%,硬盘的功耗降低45.28%。     

基于AT89S51单片机接口电路的时序仿真研究

高阻态是数字电路接口器件一个重要的状态,是接口电路的硬件设计中容易忽视的一种状态。本文分析研究在某机床控制中74LS373接口芯片在单片机总线技术扩展I/O口时出现的总线冲突的时序仿真,使用接口芯片的高阻态可以有效解决多芯片I/O扩展时的总线冲突。     

DES差分功耗分析研究及仿真实现

在分析CMOS芯片工作时功率消耗原理的基础上,提出一种简洁高效的功耗模型,设计一种针对DES加密算法的差分功耗攻击方案,并在自主开发的功耗分析仿真器上完成破解 DES加密算法中的48位子密钥,结果表明未加防护的DES加密系统存在安全隐患,该仿真器亦为功耗攻击方法及抗功耗攻击的研究提供一种简洁、直观、快速、有效的评估平台,最后对抗功耗攻击方法进行分析。     

源码级和算法级的功耗测试与优化

随着绿色软件概念的提出,嵌入式软件优化不再只以提高性能作为目标,嵌入式软件的功耗优化已成为低功耗软件系统的重要研究方向。在研究4种常用软件优化方法的基础上,对源码级和算法级的功耗进行测试与分析,并将分析结果运用到嵌入式操作系统μC／OS—II及其应用软件上,对μC／OS—II进行源码级和算法级的功耗优化。实验结果表明,该优化方法能有效地降低嵌入式软件的功耗。     

基于复杂度的嵌入式软件功耗模型

系统功耗是嵌入式系统的一个重要方面,功耗很大程度上取决于执行的软件。传统的底层指令级模型功耗分析方法虽然能比较准确地估算出嵌入式系统的功耗,但是这种方法所需要的时间过长。本文介绍一种高层嵌入式软件功耗分析估测方法,以对象函数所使用的算法的复杂度来对该函数构建功耗模型,从而根据此功耗模型能快速估算出该函数在各种输入情形下的功耗情况。     

利用KMDF驱动程序实现USB设备的功耗控制

当今越来越多的设备通过USB接口与计算机连接,这种方式虽然为功能的扩展提供了便利,但使得连接在主机上的各种USB设备总耗电量越来越大。因此适时将USB设备切换至"睡眠"状态可以有效地降低主机的整体功耗。KMDF驱动程序框架提供了基于事件驱动、面向对象的驱动程序开发接口,丰富的指令集和函数库使得控制USB设备功耗和切换运行状态的工作变得非常简便。介绍选择性挂起、设备栈等技术概念,说明设备I/O请求的处理原则和分发流程,描述如何通过内核模式驱动程序框架(KMDF)实现USB设备的挂起和唤醒。通过简单的代码片段,证明了设备的"功耗控制"工作简便、可行。     

基于嵌入式软件算法级能耗问题研究

能耗已经成为嵌入式系统设计中一个重要的约束条件.嵌入式系统是典型的软件驱动执行系统,硬件的电路活动直接导致系统参数功耗,而软件中的指令执行和数据存取等操作底层的微处理、总线、Cache、存储器和I/O接口等硬件的活动都会间接的导致系统参数功耗.在现代“低碳经济”的背景下嵌入系统的功耗已经引起人们关注的一个重点.而软件设计早期对高层所作的功率耗评估和优化对整个系统的的能耗影响最为显著.本文通过构建算法级能耗估算模型,并通过实例采用神经网络算法、遗传算法等进行能耗求解,同时在求解过程中进行能耗分析.     

FPGA emulation methodology for fast and accurate power estimation of embedded processors

Early estimation of application-specific power consumption has become one of the major constraints of modern ASIC design. While in early stages of the design process precise power consumption can only be obtained from very time consuming gate-level (GTL) simulation, power estimation methodologies aim to reduce computational overhead by deriving models to approximate power consumption on higher levels. This work presents an FPGA accelerated power estimation methodology for programmable processors based on a hybrid functional level (FLPA) and instruction level power analysis (ILPA) that can be mapped onto an FPGA together with the functional emulation. It enables fast and accurate estimation of application-specific power consumption and energy per task which is crucial for power-aware design of embedded processor architectures. The approach allows both hardware and software designers to optimize their implementations not only for processing performance but also for power efficiency. The power emulation methodology and considerations for the FPGA implementation of the power estimation is described in detail. Model validation against GTL power simulation and results are given for a typical embedded RISC processor and a commercial-grade Application Specific Instruction Set Processor (ASIP). Power consumption models yield fast and accurate power estimation with a %MAE of less than 9% and NRMSE of less than 7% enabling co-optimization of both hardware and software with respect to power consumption in early design stages.     

基于FPGA的WSNs低功耗节点设计与实现

基于FPGA结构灵活、可编程性强,具有强大的并行数据处理能力等优点,采用低功耗的Zig Bee技术对无线传感器网络(WSNs)节点进行软硬件设计。植入Nios系统和相关的IP核到芯片EP1C12Q240C8中,协同具有多种工作模式的CC1100射频芯片,实现节点的功能,并进行了功耗测试及比较。结果表明:节点功耗低,具有良好的可扩展性和移植性,达到了WSNs节点设计的要求,可用于工业生产。     

Power- and time-aware buffer cache management for real-time embedded databases

Due to the explosive increases of data from both the cyber and physical worlds, the demand for database support in embedded systems is increasing. Databases for embedded systems, or embedded databases, are expected to provide timely in situ data services under various resource constraints, such as limited energy. However, traditional buffer cache management schemes, in which the primary goal is to minimize the number of I/O operations, is problematic since they do not consider the constraints of modern embedded devices such as limited energy and distinctive underlying storage. In particular, due to asymmetric read/write characteristics of flash memory-based storage of modern embedded devices, minimum buffer cache misses neither coincide with minimum power consumption nor minimum I/O deadline misses. In this paper we propose a novel power- and time-aware buffer cache management scheme for embedded databases. A novel multi-dimensional feedback control architecture is proposed and the characteristics of underlying storage of modern embedded devices is exploited for the simultaneous support of the desired I/O power consumption and the I/O deadline miss ratio. We have shown through an extensive simulation that our approach satisfies both power and timing requirements in I/O operations under a variety of workloads while consuming significantly smaller buffer space than baseline approaches.     

一种低功耗的旋进漩涡流量计

为使旋进漩涡流量计扩大应用场合、适用于电池供电,设计了一种低功耗的外电供电与电池供电自动切换的旋进漩涡流量计,重点分析了硬件上的主控芯片MSP430F4794、电源管理模块、温度压力采样模块、铁电存储模块与软件上的温度压力定时采样和M C U进入低功耗模式的降低功耗设计。实验测试结果证明,该设计大大降低了旋进漩涡流量计电池供电时的整机功耗,同时保证了流量脉冲采集与脉冲输出的较高精度。     

Reducing disk power consumption in servers with DRPM

Although effective techniques exist for tackling disk power for laptops and workstations, applying them in a server environment presents a considerable challenge, especially under stringent performance requirements. Using a dynamic rotations per minute approach to speed control in server disk arrays can provide significant savings in I/O system power consumption without lessening performance.     

低功耗射频微系统时钟动态切换方法

为满足射频微系统芯片的降低功耗要求,使国产射频微系统能够得到更为广泛的应用,提出了一种考虑低功耗的射频微系统时钟动态切换管理方法.考虑芯片功耗设计问题,利用局部位置的系统时钟的自适应动态切换,对芯片运行切入点进行了设计;基于数字时钟对射频微系统的处理加速单元进行晶振替换,并对芯片时钟进行动态自适应调整,降低了芯片运行功耗;仿真分析表明:相对于实测数据,所提方法在芯片运行功耗上具有更优异的表现.     

Tradeoff exploration between reliability, power consumption, and execution time for embedded systems

For autonomous critical real-time embedded (e.g., satellite), guaranteeing a very high level of reliability is as important as keeping the power consumption as low as possible. We propose an off-line scheduling heuristic which, from a given software application graph and a given multiprocessor architecture (homogeneous and fully connected), produces a static multiprocessor schedule that optimizes three criteria: its length (crucial for real-time systems), its reliability (crucial for dependable systems), and its power consumption (crucial for autonomous systems). Our tricriteria scheduling heuristic, called TSH, uses the active replication of the operations and the data-dependencies to increase the reliability and uses dynamic voltage and frequency scaling to lower the power consumption. We demonstrate the soundness of TSH. We also provide extensive simulation results to show how TSH behaves in practice: first, we run TSH on a single instance to provide the whole Pareto front in 3D; second, we compare TSH versus the ECS heuristic (Energy-Conscious Scheduling) from the literature; and third, we compare TSH versus an optimal Mixed Linear Integer Program.     

基于ARM技术的电站仿真机接口系统的开发

为了改善基于串行总线技术的电站仿真机接口系统通信速率低、分布距离有限、扩展不方便以及调试困难,提出了基于ARM技术和以太网技术的分布式智能化输入输出接口系统.基于提出的分布式仿真机接口系统思想,分别从系统设计、系统软硬实现以及组态设计等进行了设计和实现.系统实际应用表明,基于ARM技术和以太网技术的接口系统通信速率高、分布距离远和扩展更方便,能够满足电站全范围仿真机输入输出接口的需要.     

单片机系统设计中低功耗的探讨

通过CMOS电路的功耗分析及MCU待机功能的简单介绍,提出了单片机系统低功耗设计的总体原则,并从硬件和软件方面介绍了具体的实现低功耗方法。