基于DSP的实时目标特征提取算法

在空间环境中,长时间运行的空间飞行器信息处理系统存储器容易发生单粒子翻转现象(SEU),而单粒子翻转现象是导致空间飞行器失效的主要原因之一。基于此,通过分析SEU现象对不同类型存储器的影响,阐述SEU现象对加载可靠性的影响。通过重新设计加载系统结构,并引入三模冗余、检纠错编码和定时刷新FLASH存储器的方法,降低系统加载时由于SEU而失败的概率,提高系统加载运行的可靠性。     

一种高可靠宇航控制器设计及可靠性评估

将8051、存储器等IP核集成在FPGA内部, 可实现宇航控制器高可靠、小型化的应用需求。但FPGA在空间环境中容易发生单粒子翻转事件(SEU),影响系统正常功能,常采用在FPGA内部进行三模冗余(TMR)设计;针对三模冗余系统无法纠正存储区中发生的SEU故障,提出了一种采用三模冗余架构并对FPGA配置区域进行刷新重载的解决方案,同时采用马尔可夫模型对该设计方案进行了可靠性评估和仿真;结果表明,采用该设计架构的宇航控制器具有较高的可靠性与安全性,可实现飞行器的长期稳定运行。     

星载数据加密容错研究

在空间辐射环境中,单粒子反转效应(SEU)会导致星载系统存储器逻辑位发生翻转,且无法单纯依赖硬件措施完全消除,又由于卫星通信加密设备在大多数加密模式下具有错误扩散特性,星载数据加密设备的SEU软故障会导致批量数据不可用.针对星载数据加密过程的SEU影响问题,设计了基于奇偶校验码的星载数据加密过程检错算法和基于海明码的星载数据加密过程纠错算法,该容错方案可以有效降低SEU对星载数据加密过程的影响,提高星载数据加密的可靠性.通过大量图像数据仿真实验结果表明,提出的容错方案对星载数据加密过程可靠性的提高率与位出错概率成反比,有较好的空间适应性.     

星载通讯软件的可靠性设计方法

为避免空间环境尤其是单粒子翻转效应(SEU)对星载通讯软件的危害性影响,建立星载通讯软件通用的失效模式分析模型,并针对典型的失效模式如中断无法响应、帧格式错误等,给出与一般通讯软件不同的高可靠性软件设计流程,在设计方法上采取寄存器定时更新,存储区表决法以及冗余设计等可靠性措施避免失效,通过对固定位置的存储单元模拟SEU故障注入的方式进行验证;实验表明此设计降低了单粒子翻转的危害性,提高了星载通讯软件的可靠性,具有普遍意义.     

SRAM型FPGA SEU缓解与验证技术分析

SRAM型FPGA产品在空间应用中易受单粒子翻转(SEU)影响而产生系统失效。分析了FPGA器件SEU的故障模式,并结合工程实践对三模冗余(TMR)技术、纠错编码(EDAC)技术、配置刷新技术三类FPGA单粒子效应缓解措施和基于故障注入的验证手段进行了研究和比较分析,阐述了不同技术的适用范围和优缺点,给从事空间应用系统的设计和测试人员提供参考。     

一种新的电路故障自主仿真系统的研究与开发

在航空航天等面临恶劣外部辐射环境的应用中,要特别考虑由空间辐射引发的单粒子翻转事件(Single-Eyent Upset)对数字电子系统带来的影响,必须对电子系统进行抗SEU性能的评估,以保证系统的可靠性;提出了一种新的SEU故障注入仿真平台;不同于传统的软件故障仿真方法,该平台基于FPGA来进行故障注入仿真,具有成本低、自主工作及测试快速的特点;实验显示单个SEU故障注人仅耗时46μs.     

SRAM型FPGA单粒子辐照试验系统技术研究

单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转（SEU）、单粒子闩锁（SEL）和单粒子功能中断（SEFI）等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。     

微小卫星星载计算机存储容错技术研究

结合南京航空航天大学小卫星研制课题,针对数据在星载计算机存储器存储的过程中,由于太空中辐射导致的单粒子翻转效应(SEU)使存储数据产生错误的现象,提出了采用纠检错技术对该小卫星存储模块进行设计的方法,与硬件系统相结合,实现小卫星数据存储系统容错。探讨了用VHDL语言实现纠错模块的方法,并最终用FPGA实现。此设计用modelsim进行了仿真测试,效果良好,同时在小卫星模拟仿真运行过程中,运行正常,多次得到了验证。     

微小卫星星载计算机存储容错技术研究

结合南京航空航天大学小卫星研制课题,针对数据在星载计算机存储器存储的过程中,由于太空中辐射导致的单粒子翻转效应(SEU)使存储数据产生错误的现象,提出了采用纠检错技术对该小卫星存储模块进行设计的方法,与硬件系统相结合,实现小卫星数据存储系统容错.探讨了用VHDL语言实现纠错模块的方法,并最终用FPGA实现.此设计用modelsim进行了仿真测试,效果良好,同时在小卫星模拟仿真运行过程中,运行正常,多次得到了验证.     

激光告警DSP加载系统的可靠性设计

基于SRAM的DSP芯片对空间粒子辐射敏感,针对相干型衍射光栅激光告警系统处于空间环境中时所产生空间粒子效应会影响激光信号的判别甚至使程序无法正常工作的问题,提出在软硬件方面对元件进行抗单粒子翻转设计。通过看门狗电路、三模冗余程序加固和差错检验校正的方法防止故障出现。该方法提高了系统运行的可靠性,保证程序正确执行。     

FPGA的空间容错技术研究

基于SRAM的FPGA对于空间粒子辐射非常敏感,很容易产生软故障,所以对基于FPGA的电子系统采取容错措施以防止此类故障的出现非常重要.通过对敏感电路使用三模冗余(TMR)方法并利用FPGA的动态可重构特性,可以有效的增强FPGA的抗单粒子性能,解决FPGA对因空间粒子辐射而形成的软故障.     

基于SRAM结构的FPGA抗辐射布局算法

分析由辐射造成的单粒子翻转(SEU)软错误,在通用布局布线工具的基础上,提出一种基于SRAM结构的现场可编程门阵列 (FPGA)抗辐射布局算法。该算法通过优化电路单元在FPGA中的布局位置,减少布线资源开路敏感错误、短路敏感错误以及SEU敏感点的数目。测试结果表明,该算法能减少SEU软错误,提高FPGA的抗辐射性能,并且无需增加额外的设计成本和硬件开销。     

基于内建自测的软错误与老化在线检测

负偏置温度不稳定性为主的老化会造成时序违规故障及软错误故障。为此,提出软错误与老化在线检测器(SEAOS)。在器件正常工作的情况下,在线检测上述2种故障。复用并发内建逻辑块观察器,使得硬件开销不超过30%。实验结果表明,在0.18 μm工艺尺寸下,与经典检测结构相比,SEAOS有较好的检测能力,且硬件开销较少。     

一种FPGA抗辐射布线算法设计

随着集成密度的增大以及工作电压的降低,基于SRAM的FPGA芯片更加容易受到单粒子翻转的影响。提出了一种基于通用布局布线工具VPR的抗辐射布线算法,通过改变相关布线资源节点的成本函数,来减少因单粒子翻转引起的桥接错误,并与VPR比较下板测试结果。实验结果表明,该布线算法可以使芯片的容错性能提升20%左右,并且不需要增加额外的硬件资源或引入电路冗余。     

Fault-tolerant control of real-time systems in the presence of single event upsets

High energy radiation environments, such as in space or in the presence of a nuclear event can adversely affect the operation of digital devices, presenting significant problems of reliable control to both Hardware and Software Engineers. These problems, although only recently addressed, have important implications for both military aircraft and space vehicles.The phenomenon known as Single-Event-Upset (SEU) occurs when bistable devices, such as memory, are corrupted by a collision with an high energy particle. These particles are found in abundance in radioactive environments and in outer space. An SEU can produce a variety of undesirable scenarios for a computer that range from annoying to catastrophic and can be either temporary or permanent. Some of these scenarios are; alteration of program memory, corruption of RAM or of a CPU register, and spurious or missed interrupts. A variety of techniques employing hardware, or both have been developed to enable recovery from an SEU. These schemes include RAM scrubbing, coding, fault-tolerant software, and judicious selection of hardware. A unique set of these and other techniques were developed for use on the Space Shuttle Inertial Measurement (IMU) computer.This paper provides an introduction to the phenomenon of the SEU, a review of some of the existing software techniques and hardware selection considerations to combat the effects of SEUs, and a discussion of the application of the techniques in the fault-tolerant, real-time control software for the Space Shuttle IMU's embedded computer.     

基于XC7V690T的在轨抗单粒子翻转系统设计

针对核心工业级SRAM型FPGA芯片XC7V690T抗辐照能力较弱、在轨运行期间存在较高单粒子翻转风险的问题,为了提高XC7V690T在轨抗单粒子翻转的能力及配置文件注数修改的灵活性,设计了一种基于XC7V690T的在轨抗单粒子翻转系统架构。其硬件架构主要由XC7V690T SRAM型FPGA芯片、AX500反熔丝型FPGA芯片以及多片FLASH组成;软件架构主要包括AX500反熔丝型FPGA对XC7V690T进行配置管理及监控管理,对XC7V690T进行在轨重构管理,XC7V690T通过调用内部SEM IP核实现对配置RAM资源的自主监控和维护。在轨实验结果表明,采用工业级SRAM型FPGA芯片XC7V690T的某航天器通信机在轨测试过程中成功进行了SEM纠错,通信机在轨工作正常,通信链路稳定,满足使用要求,表明该系统架构可以有效提升XC7V690T抗单粒子翻转能力,可以为其他SRAM型FPGA抗单粒子翻转设计提供借鉴与参考。     

基于单片SRAM的EDAC电路设计

在航天应用中,为了减少单粒子翻转效应的影响,星载计算机的RAM存储单元采用检错纠错(EDAC)设计。本文介绍了EDAC原理,并对EDAC电路组成进行改进,将数据和校验存储在一片64Kx8的SRAM中,通过FPGA内部逻辑实现EDAC功能和RAM读写控制,增加了纠错回写和纠错计数功能,并提供测试验证EDAC功能的方法。     

适用于空间环境下的FPGA容错与重构体系

FPGA极大地提高了电子系统设计的灵活性和通用性，被广泛地应用在各个领域。在空间环境中，FPGA 容易受到SEU的影响而导致内部逻辑的紊乱，系统重构与故障恢复也比较困难。该文提出了一种在星载环境下，使用CPLD对FPGA进行基于错误诊断的容错体系结构设计，兼顾到了系统重构与故障恢复，在实验中取得了较好的效果。