基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则.通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少.     

一种嵌入式计算机系统的设计与实现

一种嵌入式计算机系统，硬件以386EX CPU为核心，支持实时纠错编码和标准的军用总线接口MIL-STD-1553B，软件基于VxWorks实时多任务操作系统，支持基于FLASH的文件系统。对该计算机系统的设计与实现的过程，包括硬件的构成、底层软件设计和应用软件开发调试中的问题进行了说明。     

探空火箭数据存储设备设计与实现

针对目前航天探测中大量科学数据存储的问题,设计了兼顾存储容量大和缓存速度快两大特点的探空火箭数据存储系统.CPU采用TI最新推出的TMS570LS3137,数据存储系统的设计主要是利用该芯片的EMIF模块和SPI模块.外部存储器接口(EMIF)提供较大的寻址空间可以扩展多个外接板卡,选用SDRAM作为高速缓存的核心部件,SPI接口模块直接与SD卡卡槽相连接,选用SD卡作为大容量存储设备.给出了部分软件设计流程图以及系统测试结果图,测试结果显示该系统实现了设计目的,在航天工程领域具备一定的利用价值.     

一种纠错编码器的实现

在太空环境下 ,由于辐射导致的单粒子翻转效应 (SEC) ,使得小卫星上的存储器出现小概率错误。文章介绍了 [12 ,8]汉明码纠错设计的原理 ,探讨了用VHDL语言实现纠错编码器(EDAC)的方法 ,并最终用FPGA实现     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

实现FPGA回读功能的可重构系统设计

Xilinx Virtex系列FPGA具有配置逻辑可重构、配置数据可回读的特点，该文设计了基于Virtex FPGA的一种可重构系统。FPGA采用SelectMAP配置方式，在CPU和CPLD控制下实现了配置数据加载和回读的功能。给出了系统配置FPGA和回读其配置数据的流程及相应的波形图。 关键词：     

基于单片SRAM的EDAC电路设计

在航天应用中,为了减少单粒子翻转效应的影响,星载计算机的RAM存储单元采用检错纠错(EDAC)设计。本文介绍了EDAC原理,并对EDAC电路组成进行改进,将数据和校验存储在一片64Kx8的SRAM中,通过FPGA内部逻辑实现EDAC功能和RAM读写控制,增加了纠错回写和纠错计数功能,并提供测试验证EDAC功能的方法。     

一种高性能、高可靠、可重构计算机的设计与实现

设计并实现一种应用于空间飞行器的嵌入式、高性能、高可靠、可重构计算机的设计与实现。硬件以MPC8240CPU为核心，支持实时纠错编码和标准的军用总线接VIMIL-STD-1553B。软件基于VxWorks实时多任务操作系统，支持基于FLASH的文件系统。介绍硬件的构成、底层软件设计和应用软件开发调试中的问题。