基于多核的共生虚拟机通信加速机制XenVMC的优化

在当前的虚拟化平台中,采用共享内存加速位于同一台物理机上的共生虚拟机间的通信是一种被普遍采用的通信加速思路。XenVMC是这些优化方案中的一种,具有效率高、多层透明、支持在线迁移的特点。多核技术的发展为XenVMC提供了进一步的改进空间。基于XenVMC特殊的通信场景,设计了一种多核优化方法,通过设计多核场景下XenVMC的环形共享内存缓冲区,并调度接收方的多个CPU运行,使接收方可以多核并发地接收数据。实验结果表明,使用多核优化后,XenVMC显著地提高了通信事务的吞吐率,并在一定条件下提高了数据的吞吐率。     

CPU/GPU异构混合并行的栅格数据空间分析研究——以地形因子计算为例

海量数据背景下传统GIS栅格数据空间分析计算效率已经不能满足快速计算的需求,为此以地形因子计算为例,分析并测试了基于共享内存模型的CPU多核并行模式与基于流处理器模型的GPU众核并行模式的计算性能,在此基础上详细实现了负载均衡的设备间任务划分,进行CPU与GPU异构混合的并行技术改良研究。实验结果表明,基于相同的单机硬件环境,与多核共享内存模型或众核流处理器的单一计算平台并行方案相比,CPU/GPU异构混合并行计算方法对于栅格数据分析具有更好的加速效果。     

多核虚拟机监控系统

随着多核处理器时代的到来,虚拟化技术被广泛使用,而多核虚拟机就是其中一种.目前多核虚拟机监控一般都是采用硬件虚拟化的技术,即通过虚拟化技术虚拟出多个串口来达到监控目的.给出一种基于系统级共享内存的多核虚拟化监控系统方案,并提供了完整的设计与实现方案.     

多核异构模式下有管理的共享内存设计方法

随着继电保护设备的功能以及集成度的提升,单核处理器在性能上已捉襟见肘,多核处理器得到了较广泛应用。多核处理器在继电保护设备中通常工作于多核异构模式,该模式下划分出的各运行区之间通常基于共享内存实现数据交换。本文提出了一种在多核异构模式下去中心化的有管理的共享内存设计方法,可以实现各运行区对等的进行抽象化的共享内存的资源申请和获取,极大降低了各运行区之间的耦合关系。     

基于动芯基带芯片的多核并行同步仿真平台

为了对物理层代码进行验证与分析,提出了一种基于动芯基带芯片的多核仿真平台.该平台采用多线程技术,通过共享内存和信号量分别实现了多核间的通信和同步功能.实验结果表明,该仿真平台可以正确模拟多核间的并行运行情况,并验证物理层代码的正确性.该仿真平台在动芯基带芯片设计实现方面发挥了巨大作用.     

基于OpenMP的高效多子阵合成孔径声呐距离多普勒成像算法

为充分利用多核CPU计算资源解决多子阵合成孔径声纳成像效率低的问题,提出了一种共享内存环境下的距离多普勒成像算法并行解决方案。在分析多子阵合成孔径声纳距离多普勒成像算法并行性的基础上,对算法中预处理、距离向脉冲压缩、固定相位补偿、距离徙动校正和方位向脉冲压缩进行了OpenMP并行化设计,充分利用多核CPU计算资源实现了大数据量合成孔径声纳图像快速重构。对实测数据的成像实验结果表明,并行成像算法加速比高达19.86,满足实时合成孔径声纳系统成像需求。     

多核与众核上MNF并行算法与性能优化

高光谱遥感影像降维最大噪声分数变换(maximum noise fraction rotation,简称MNF rotation)方法运算量大,耗时长.基于多核CPU与众核MIC(many integrated cores)平台,研究MNF算法的并行方案和性能优化.通过热点分析,针对滤波、协方差矩阵运算和MNF变换等热点,提出相应并行方案和多种优化策略,量化分析优化效果,设计MKL(math kernel library)库函数实现方案并测评其性能;设计并实现基于多核CPU的C-MNF和基于CPU/MIC的M-MNF并行算法.实验结果显示,C-MNF算法在多核CPU取得的加速比为58.9~106.4,而基于CPU/MIC异构系统的M-MNF算法性能最好,加速比最高可达137倍.     

多核架构下的多线程负载平衡

首先指出了在多核CPU时代的软件应用所面临的一个方面的问题:负栽平衡,接着给出了在原架构下的解决方案,然后结合一个实时数据库下的任务调度问题,根据多核CPU的多线程优势,设计出了一个调度应用方案,并为证明其有效性进行了测试.最后给出了需要改进的问题.     

完全拓扑关系结构D-TIN多核并行构建

为了充分利用普通PC机多核CPU计算资源实现大数据量离散点集矢量地形快速构建,提出具有完全拓扑关系结构D-TIN的多核并行生成算法.首先基于四方边缘结构设计具有完全拓扑关系的D-TIN数据结构及系列函数接口,用于操作该数据结构;然后顾及线程间数据负载平衡和空间均质性,采用坐标排序法对离散点集进行均等虚拟划分;再基于离散点集凸包"生成—消融—生成"周期性特征和分治算法思想设计D-TIN串行构建算法;最后以其作为D-TIN并行构建算法的内核,Open MP作为多核并行编程模型,实现了单机多核环境下的D-TIN并行构建.实验结果表明,当数据量较大时,该算法效率明显高于串行算法,且两者的计算结果具有完全一致性;同时,参与计算线程数与总耗时呈负相关.     

多核CPU展望

如今的CPU市场,已经没有两年前90纳米技术和64位CPU刚发布时的喧嚣,各大厂商正在逐渐推广和成熟自己的产品,用户对产品的选择也更趋于理性化。这种安静的背后,双、多核CPU逐渐浮出水面,特别是多核CPU的设计理念,将引起通用CPU市场自晶体管时代以来最剧烈的变革。在日趋严格的运算要求下,各种设计方案层出不穷,一味提升频率的单核CPU已几乎走到尽头,多核则是目前我们能想到、能做到的唯一解决方案。本文将从硬件与软件两方面,和您一起了解多核CPU的设计及其衍生出来的一些问题。     

多核对分区操作系统影响研究

分区操作系统是综合化航空电子领域中的核心技术。随着单核性能极限的到来,处理器结构向着多核发展。将两者结合起来,在多核分区操作系统的基础上研究分析多核处理器结构为分区操作系统带来的影响。经分析实验数据得出多核处理器结构在多核处理器中共享Cache结构和内核中临界资源并发访问两方面对分区操作系统产生影响。     

实时多核嵌入式系统研究综述

随着计算机系统与物理世界的结合越来越紧密,实时系统需要承担越来越复杂的运算任务.多核处理器的兴起为同时满足实时性约束和高性能这两方面的需求提供了可能.基于多核处理器的实时嵌入式系统的研究已成为近几年研究的热点.对现有的面向实时多核嵌入式系统的研究工作进行了综述,介绍了实时多核嵌入式系统的关键设计问题,从多核共享资源干扰及管理、多核实时调度、多核实时程序并行化、多核虚拟化技术、多核能耗管理和优化等几个方面对现有研究工作进行了分析和总结,并展望了实时多核系统领域进一步的研究方向.     

CPU+GPU海量信息集群高速显示技术

针对集群显示系统中存在的CPU多核闲置、GPU利用不足、CPU与GPU结合困难等问题,研究了CPU多核多线程处理、GPU并行处理及CPU+GPU整合运算等技术,提出并构建了CPU+GPU集群并行显示系统,提升了集群并行显示系统的综合运算能力,实验结果表明CPU+GPU集群并行显示技术是有效的,为海量信息高速显示提供了有效的解决方案。     

多核处理器上的并行联机分析处理算法研究

近年来,计算机硬件技术获得了很大发展,尤其是大内存和多核,但算法效率并没有随着硬件技术的发展而提高,根本原因是没有充分利用CPU缓存以及单线程程序设计的局限性。在联机分析处理领域,数据方体计算是一个重要而又耗时的操作,因此如何提高数据方体的计算效率是该领域的一个研究难点。探讨了基于多核CPU特征的并行立方体算法,提出了MT-Multi-Way(multi-threading multi-way)和MT-BUC(multi-threading bottom-up computation)算法。该算法通过有效的数据划分和多线程协作,避免了Cache竞争,并确保了负载均衡,获得了近似线性加速比。以上述算法为基础,提出了处理立方体算法的多核框架,包括数据划分策略及递归算法的多核处理,指导立方体算法的并行化。     

多核平台上Top-k查询的性能优化

随着Web搜索引擎等实际应用的发展,Top-k查询的实时性能日益受人关注.为了提升Top-k查询在高性能计算机上的实时性能,本文针对领域中具有代表性的No Radom Access(NRA)程序进行性能分析,根据多核处理器的结构特点,采用分层的优化方法对NRA程序进行并行优化.通过使用数据结构调整,任务调度等方法优化,优化后程序在实验数据集上获得了59%的串行性能提升,并具有接近线性的加速比.     

多核环境下内存数据库并发调度技术优化研究

对多核环境下内存数据进行并发调度,可以减少计算机宕机次数和数据切换时时间,提高数据并发调度精度,增加数据操作平稳性;当前的内存数据并发调度方法是利用PrebuiltTrigger对内存数据进行并发调度,在调度过程中,没有设定具体的内存数据调度目标,导致内存数据库中的数据因此错乱无序,存在数据并发调度精度低的问题;为此,提出一种基于Linux的多核环境下内存数据并发调度优化方法;该方法首先采用IACT算法对影响调度进行的数据和内存数据库中相似或重复数据进行清洗,然后以清洗的数据为基础,利用启发式算法对其进行数据特征选取,依据多属性决策理论对内存数据并发调度的最优路径属性权重集合进行计算,以其结果为依据,计算调度最优路径的偏差值,最后利用最小偏差值,建立调度最优路径线性规划模型,对每条调度路径的综合决策属性值进行排序,由此得到调度的最优路径,完成对多核环境下内存数据的并发调度;实验结果证明,所提方法可以对多核环境下内存数据进行高效率地并发调度,提高了数据调度精度,增加了内存数据的可循环利用性,为低开销的内存数据调度提供了支撑。     

Cache vulnerability mitigation using an adaptive cache coherence protocol

This paper proposes an adaptive cache coherence protocol to improve the reliability of caches against soft errors in shared-memory multi-core processors. The proposed protocol is conducted based-on a comprehensive study and analysis intended to determine the effects of cache coherence protocols on the characteristics of cache memories. The outcomes of this analysis indicate that differences in handling dirty data items play an important role to make distinction in favor of or against a cache coherence protocol. Based on the primary results, the proposed protocol tries to enhance the reliability of caches by means of sharing management. Sharing is dynamically adjusted according to the operational mode of CPU. The experimental results show that proposed protocol leads to about 16 % improvements in MTTF, with no performance degradation and with negligible bandwidth and cache energy consumption overheads compared to previous works.     

嵌入式ARM多核处理器并行化方法的研究

随着嵌入式处理器技术的不断发展以及人们对嵌入式设备性能的要求越来越高,嵌入式处理器由单核时代进入多核时代。然而,传统嵌入式系统软件开发方法还是基于单核模式,并没有利用嵌入式多核处理器多核并行化的特点,没有充分发挥嵌入式多核处理器的性能。虽然在PC平台上,多核并行化方法相对更成熟,但嵌入式多核处理器在处理器数目、Cache以及总线等方面有很大不同,嵌入式平台多核并行化并不能借助PC平台的实践方法,因此基于嵌入式平台研究多核并行化的方法是很有意义的。     

一种多核友好的持久性内存键值系统

相比于传统内存,持久性内存具有容量大和非易失的特点,这为构建大规模键值存储系统提供了新的机遇.然而,在多核服务器架构下设计持久性内存键值系统面临着诸多挑战,包括并发控制带来的CPU缓存抖动、对持久性内存有限写带宽的消耗和竞争以及持久性内存高延迟带来的线程冲突加剧.提出一种多核友好的持久性内存键值系统(multicore-friendly persistent memory key-value store,MPKV),通过设计高效并发控制方法和减少对持久性内存的写操作,充分提高多核并发性能.为避免锁资源带来的额外持久性内存写带宽消耗,MPKV引入了易失性锁管理机制,将写锁资源从索引中分离,在DRAM(dynamic RAM)中单独维护它们.为保证崩溃一致性和提高并发查询性能,MPKV引入了2阶段原子写机制,利用CPU提供的原子写操作指令将系统从一个一致性状态原子地切换到另一个一致性状态,并支持了无锁查询.基于易失性锁管理机制,MPKV还提出一种并发写消除机制,以提高更新操作之间的并发效率.当出现2个冲突的更新操作时,并发写消除机制让其中一个操作直接返回,不做任何持久性内存的分配与写操作.实验显示,MPKV相比于pmemkv具有更良好的性能以及多核扩展性.其中,在18线程环境下,MPKV的吞吐达到pmemkv的1.7~6.2倍.     

Semantic-Aware Automatic Parallelization of Modern Applications Using High-Level Abstractions

Automatic introduction of OpenMP for sequential applications has attracted significant attention recently because of the proliferation of multicore processors and the simplicity of using OpenMP to express parallelism for shared-memory systems. However, most previous research has only focused on C and Fortran applications operating on primitive data types. Modern applications using high-level abstractions, such as C++ STL containers and complex user-defined class types, are largely ignored due to the lack of research compilers that are readily able to recognize high-level object-oriented abstractions and leverage their associated semantics. In this paper, we use a source-to-source compiler infrastructure, ROSE, to explore compiler techniques to recognize high-level abstractions and to exploit their semantics for automatic parallelization. Several representative parallelization candidate kernels are used to study semantic-aware parallelization strategies for high-level abstractions, combined with extended compiler analyses. Preliminary results have shown that semantics of abstractions can help extend the applicability of automatic parallelization to modern applications and expose more opportunities to take advantage of multicore processors.