高速互连总线结构中多平行传输线间的串扰分析与控制

随着数字芯片和系统的时钟频率不断提高, 串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响, 分析了电信号传输时串扰产生的机理, 采用信号完整性分析软件Hyperlynx, 构建了三平行传输线串扰模型和总线电路模型, 研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明, 增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。     

伯格龙图解法的推广——用图解法研究线间串扰

本文将研究传输线反射的伯格龙图解法加以推广,用来研究非线性端接情况下平行传输线间的串扰及其反射。给出推广的理论依据和作图方法。具体研究TTL电路几种组合情况下的串扰波形,所得结果与有关文献中的理论计算及实验结果相符。     

高速芯片封装中多平行传输线的设计与优化

随着封装基板朝着高阶高密度方向发展,其信号完整性问题也日趋严重。为研究高速互连结构中反射、串扰等问题与封装基板类型、设计参数和传输线物理特性的相关性,改进了简单的二线平行耦合模型,采用三维电磁仿真软件构建了新的封装级三平行传输线模型,分析了陶瓷基板与有机基板上的传输线反射和串扰特性,研究了该结构下减小反射系数与串扰噪声的方法。仿真结果表明,封装基板上传输线反射系数S11与阻抗匹配程度相关,受信号线宽、厚度和介质厚度影响较大,且S11最小值在不同频率下匹配的最优线宽也不同,需根据不同信号频率具体选择。近端串扰系数受边缘场作用,与线间距密切相关,远端串扰系数受介质厚度影响较大,在相同条件下,远端串扰噪声一般小于近端串扰,对其评估时需结合基板上信号密度、基板材料特性和介质厚度具体分析。     

基于片上网络改进HT模型的测试方法及仿真

No C结构规模巨大,内部电路互连非常复杂,No C内部串扰严重影响了片上系统的信号完整性。基于改进HT模型提出一种串扰测试的方法,实验结果表明,在改进的HT模型来中,N根传输线传统串扰测试方法需要测试6N次,而此方法只需要18次,从而有效地减小了开销。基于改进的HT故障种类模型设计了一套基于改进HT模型的测试代码,根据测试代码利用Pspice仿真软件设计了一种测试代码电路,该测试电路是利用16位数据选择器和16进制计数器构成,并对测试电路进行仿真测试,测试结果表明该电路能够满足测试要求并且具有可移植的优点。     

基于高速嵌入式系统的信号完整性分析

提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键.本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统,对高速电路进行了研究.通过信号完整性仿真分析,解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题.     

DDR4并行互连传输串扰特性仿真与分析

为满足高带宽存储应用需求,访存速率和互连密度越来越高。DDR4作为主存领域应用广泛且速率较快的并行存储互连技术,上升/下降沿时间或低至百ps量级,信号间串扰不容忽视。以某DDR4驱动模型和板级嵌入式应用为研究对象,建立多线打扰模型,从时域角度仿真分析布线间距、打扰源相位、数据速率、耦合传输线长对带状线传输串扰的影响。结果显示：5倍介质厚度布线间距条件下串扰接近于0 mV,不同相位关系打扰源形成的总串扰具有成倍双向差异。对于特定访存速率,耦合传输线长度与串扰极值存在周期性对应关系,据此合理设计DDR数据组线长,可以有效规避串扰极大值。     

PCB传输线间串扰抑制方法分析

研究数字电子技术设备中,串扰是印刷电路板(PCB)上电磁兼容的重要内容之一.为了抑制PCB传输线间串扰,提高系统信号准确性,消除噪音,通常在传输线间插入一列用金属填充的、顶端用微带连接的接地柱线(简称保护带).由于加有保护带的传输线系统结构复杂,理论分析比较困难,利用网络级联的方法对加有保护带的传输线建模进行分析.计算分析结果表明,加入保护带能有效地抑制线间串扰,保护带参数(接地柱间距、半径)的变化对串扰抑制有明显影响.研究对工程中正确设置保护带以降低串扰提供了必要的参考.     

信号完整性分析及仿真

现代科技飞速发展,高速数字电路已成为主流。随着系统工作频率和集成度的提高,信号完整性问题在高速数字电路设计中是至关重要的问题,本文对信号完整性中的反射和串扰两个方面进行了研究,并采用Cadence_Allegro工具设计了简单的数字仿真电路进行仿真分析,分析了解决反射的四种方法和解决串扰的两种方法,并在实际设计电路中进行了实践,表明仿真结果和实际应用一致。     

远端串扰下永磁探测电路相位鉴频特性测量

压电式永磁探测电路广泛应用在远程目标探测系统中,其在远端串扰下的相位鉴频特性准确分析可提高探测系统的测量精度。传统方法采用红外和声脉冲等探测进行电路相位鉴频特性测量控制,在强磁场中曲线趋于饱和,测量性能不好。提出一种基于引入正弦脉宽调制控制的端串扰下压电式永磁探测电路相位鉴频特性测量方法,并进行系统设计,首先进行压电式永磁探测电路系统设计,采用自适应噪声抵消方式处理远端串扰的干扰,设计远端串扰下压电式永磁探测电路,通过相位鉴频特性测量分析,实现电路的混频、倍频等频率变换,完成远端串扰下电式永磁电路的相位鉴频特性测量控制。系统测试结果表明,该测量方法和系统具有较好的远端串扰抵消性能,准确分析电路系统的相位鉴频特性,远程目标探测准确率提高,性能优越。为远程目标探测系统设计提供了硬件电路系统设计基础。     

基于EMC的高速PCB设计

在高速电路系统中,过高的系统工作频率将产生传输线效应和信号完整性问题,使得基于传统方法设计的印刷电路板达不到系统电磁兼容性要求.本文主要分析了高速电路板设计中遇到的电磁兼容问题,从电源系统、信号线的传输线效应、电路间的串扰效应、电路间的串扰和电磁辐射干扰四个方而进行阐述,分析其原理并提出了解决办法.     

线间串扰

现代电子数字计算机中,大量采用高速数字集成电路,一部百万次的计算机,其电路级延迟只有10毫微秒。一般来说,信号的上升时间与级延迟相等或略长一些。由于信号的上升时间很短,互连线之间的串扰极为严重,它自身的作用或者迭加其他内部噪音(包括电源噪音、地线噪音、反射噪音等)的作用,有可能使触发器在一个周期内多一次翻转甚至多二次翻转,或者打开在规定时间内不允许打开的     

双绞线串扰仿真模型研究

双绞线凭借较好的抗干扰特性在水下自航器中被广泛使用,而水下自航器紧凑而狭小的结构要求其内部大量的线缆成束敷设,这使得线缆串扰问题成为其系统电磁兼容性设计的一个关键考虑因素;采用传输线理论,建立了双绞线电路之间的串扰仿真模型,并进行了试验验证;仿真结果与试验数据具有良好一致性,充分表明传输线模型可有效地完成双绞线串扰预测,可为水下自航器线缆布局的电磁兼容性优化设计提供理论指导。     

卫星多通道遥测选通电路抗串扰设计

卫星多通道遥测选通电路抗串扰设计方案优化了级联方式多路开关电路,可以解决第一级多路开关同时选通多路遥测造成的线间串扰问题。卫星多通道遥测选通电路抗串扰设计方案同时优化了模拟量遥测运放输出接口电路,可以通过匹配电阻减小模拟量遥测传输线间串扰电压。     

信号传输和系统阻抗的选择

计算机系统实现工程化时,涉及一个系统阻抗的选择问题。所谓系统阻抗,指的是计算机内部信号传输通路上的阻抗值。一般来说,从驱动源发出的信号到达接收门,需经插件板印制线,底板印制线或双绞线、电缆线和插头座等,构成一个信号传输通路。在由高速集成电路构成的大型高速计算机系统中,由于脉冲频率极高,边沿很快,并且实行高密度组装。信号传输通路不能再视为是简单的短路,而是呈现传输线特性。负载及分布参数对电路工作的影响、信号互连线间的串扰、信号传输通路由于阻抗不连续造成的反射等都变得甚为严重。如     

基于链路参数的屏蔽双绞线串扰预测模型

针对机载屏蔽双绞线与相邻线缆之间存在串扰的问题,提出基于链路参数的屏蔽双绞线串扰预测模型.在考虑屏蔽层转移阻抗的基础上推导出屏蔽双平行线的多导体传输线方程;将非均匀的屏蔽双绞线等效为多个扭绞级联,每个扭绞进一步简化为多段均匀传输线级联;使用级联传输线理论求得总的链路参数矩阵,进而得到单根线缆对屏蔽双绞线串扰模型.该模型求解结果与CST仿真结果对比表明,两者串扰随频率变化趋势一致,对串扰最大值的预测一致.实验结果表明,模型能有效预测串扰最大值.     

HT模型矢量生成的硬件电路设计与实现

为提高高速互连电路中串扰的测试速率,减少IC测试人员的分析和研究时间,降低测试成本;在对半跳变(Half transition,HT)模型进行深入研究的基础上,得出HT模型矢量跳变的规律,并依此设计了HT模型矢量生成电路;该设计采用Verilog HDL语言对HT故障模型矢量进行RTL级建模,在Cyclonell器件(EP2C8T144C8)完成了电路实现,并用安捷伦逻辑分析采集实验数据进行实际验证;仿真和验证表明,该设计有效地生成多互连线系统HT模型测试矢量,适用于串扰故障的测试分析和研究.     

基于HyperLynx的电视跟踪系统信号完整性分析

在HyperLynx环境下,对反射和串扰这两种常见的信号完整性问题进行了仿真分析,提出了反射和串扰的抑制方案以及差分线的布线策略,在此基础上对以TS201为核心的电视跟踪系统的设计进行了改进。测试结果表明,在系统设计中进行有效的端接和合理的布局布线,可以提高信号的传输质量,避免和减小信号完整性问题。     

基于串扰影响的混合时序分析

针对产生串扰所需的耦合电容、信号翻转方向及时序信息，提出了包括串扰目标选择、串扰逻辑关系验证的混合时序分析算法。该算法在混合时序分析中引入测试生成，通过考察信号间的时序和逻辑关系来验证耦合电容处是否有串扰发生，并在串扰条件下验证电路的时序是否收敛。实验证明，该算法真实地反映了电路中串扰的分布情况，所得的延时分析结果也更为准确。     

液冷服务器中过孔性能的仿真与分析

服务器高速电路中几乎离不开过孔，过孔性能在液冷环境中与风冷环境中存在差异。在HFSS中建立差分过孔三维模型，仿真了风冷环境中过孔的阻抗和串扰情况，在液冷环境中过孔的阻抗和串扰情况。仿真结果表明：微带线在液体中阻抗比在空气中阻抗低5 ohm左右；过孔表层焊盘处在液体中阻抗比在空气中阻抗低4.5 ohm左右；过孔孔径处在液体中阻抗比在空气中阻抗低0.5 ohm左右；在液体中的过孔间串扰与在空气中的过孔间串扰相差不足1 dB。针对液冷服务器中过孔性能，从阻抗和串扰两个角度进行了仿真分析，同一过孔需分别应用在空气和液体环境中，可通过优化反焊盘，适当降低过孔孔径处的阻抗，以缓解因阻抗不连续引起的反射问题。在液体中过孔间的串扰与在空气中过孔间的串扰基本一致，在过孔间距无法改变的情况下，可以通过增加液冷服务器过孔间回流地孔的个数，降低过孔间串扰。     

埋入式基板中传输线间串扰问题研究

选取埋入式基板中的传输线宽度、传输线厚度、传输线耦合长度、耦合间距和基板介电常数5个参数作为关键因素,建立了五因素四水平16种参数水平的正交实验表,进行了极差分析。结果表明:传输线间耦合间距对串扰影响最大,其次是传输线耦合长度,而基板介电常数、传输线宽度和传输线厚度对串扰影响较小;最优参数组合是W4T4S4L1D1,即传输线宽度15 mil,传输线厚度70μm,传输线间耦合间距2 mm,耦合长度5 mm,介电常数4.3。