跳频通信宽频段频率合成器的分析与实现

设计和实现了一种高分辨率、低相位噪声、可用于快速跳频的基于∑-Δ调制的小数分频宽频段跳频频率合成器。主工作频率范围为1 800 MHz～1 900 MHz,辅助工作频率范围为600 MHz～820MHz,在偏离主频10 kHz时相位噪声优于-80 dBc/Hz,非谐波杂散小于-60 dBc,频率分辨率小于100Hz,换频时间小于50μs,这种新型频率合成器简单实用、性价比高,有广阔的应用前景。     

一种高分辨率频率合成器的设计

本文对直接数字频率合成芯片AD9954进行了介绍,对DDS率合成器的原理和设计方法进行了论述,然后从硬件和软件两部分对高分辨率快速跳频DDS基带频率源的设计进行了详细的介绍,对于基带频率合成器的设计具有一定的指导意义.本文设计的频率合成器的输出频率范围22MHz—37MHz,分辨率为5Hz.     

基于Si4133频率合成器的设计与实现

介绍了Si4133双波段射频合成芯片的工作原理,设计并实现了基于Si4133的射频链路收发信机系统中的频率合成器.该频率合成器集成度高,抗干扰性强,频率稳定性好,可采用单片机编程控制频率的变化.其相位噪声在340MHz处达到-102.61dBe/Hz@1kHz、680MHz处达到-94.75dB/Hz@1kHz,杂散抑制度达到77dBc.通过实际应用证明了该频率合成器能够良好地满足OFDM多载波高速图像传输系统的要求.     

基于ADF4351低噪声频率合成器设计与实现

现代通信系统对频率源频谱纯度、频率范围和相位噪声指标要求日益提高,本设计根据锁相环的基本原理,基于ADI公司频率合成芯片ADF4351,通过单片机ADu C7023程序控制,设计与实现一种高性能可调频率源,并且测试输出频率在935MHz,相位噪声-84.76d Bc@1k Hz,-91.30d Bc@10k Hz,杂散信号较低,测试结果表明该频率合成器输出信号稳定,噪声系数较低。     

用改进的预分频器和前置放大器实现低相位噪声的CMOS频率合成器

一种低相位噪声锁相环频率合成器的设计与实现,该设计利用了新型的前置放大器与预分频器,在采用TSMC0.35!mCMOS工艺的情况下,带宽为20MHz～920MHz。     

一种自适应的宽频信号源系统设计和实现

主要介绍了一种宽频带、相位噪声低、杂散抑制度高的频率合成系统。该设计使用了频率合成芯片ADF4351和高速可编程芯片FPGA来完成自适应控制,不仅实现了输出频率范围35 MHz~4.400 GHz、功率可调范围为-4 d Bm~5 d Bm的低相噪稳定的频率源,同时还实现了对全频带频率的转换时间和跳频范围的智能控制。     

基于DSP的短波跳频频率合成器的设计

针对传统跳频通信系统跳频器的频率转换速度慢、分辨率低等不足,设计了基于现代数字信号处理和直接数字频率合成技术的高性能跳频器,采用高速数字信号处理器(DSP)和直接数字频率合成器(DDS)来完成跳频器的功能,以m序列为跳频序列;DSP采用TI公司的TMS320VC5402,它一方面作为DDS芯片的控制器,控制DDS芯片的工作;另一方面产生m序列;DDS芯片采用ADI公司的AD9852,它在DSP的控制下完成频率合成,同时还可以实现数字调制;跳频信号输出后经测试系统进行检测,输出幅度随频率变化的阶梯波,以此来测试系统输出跳频信号的性能.     

基于混沌序列的跳频信号源FPGA设计与实现

提出了一种基于混沌序列的跳频信号源的设计及硬件实现方法;该方法基于FPGA技术,以Logistic混沌映射电路作为跳频序列发生器,以直接数字频率合成器作为跳频信号源的基础;在FPGA上完成数字频率合成,并利用高性能的AD9777实现数模转换;实验测试结果表明,该信号源在2MHz～32MHz频率范围内,实现了16个频点的跳变频率且性能良好,能够满足实际工程的需要。     

介绍一种跳频频率合成器

<正> 跳频频率合成器是跳频电台中产生跳频信号的部件。使典型的PLL频率合成器的可变分频器的分频比受伪随机码控制则频率合成器的输出频率便按伪随机码的规律跳变,这就构成了跳频频率合成器。因为跳频频率合成器工作在频率不断跳变的开关状态,所以跳频频率合成器必须具备不同于一般频率合成器的特殊要求,例如要求换频速度快,输出频率稳定度高,输出频谱纯净等等。这些要求在设计跳频频率合成器时,必须仔细考虑。数字PLL频率合成器能产生众多稳定度高、频谱纯净的点频,因此用其组成低、中速跳频频率合成器是比较理想的方案。随着大规模集成电路的出现,使数字PLL频率合成器的设计变得非常方便,而且大规     

基于DSP和DDS的差分跳频系统频率合成器设计

差分跳频技术以其跳速高、抗干扰能力强等特点,是今后短波跳频通信的发展方向。本文主要介绍一种差分跳频系统中的频率合成器设计方案,选用直接数字频率源DDS芯片AD9854作为核心器件,采用DSP芯片TMS320VC5402控制DDS的方式输出发射频率。实际测试结果表明:频率转换速率快,波形质量好。     

基于AD9951的差分快速跳频系统频率合成器的设计

选用内部时钟为400MHz的高性能直接数字合成频率源DDS芯片AD9951作为核心器件设计频率合成器,采用DDS+DSP的设计方案。利用锁相环ADF4113为AD9951提供参考时钟。阐述了AD9951芯片的主要性能及其在快速频率合成器设计中的应用方法。     

基于PE3236的频率合成器电路设计与实现

设计并实现了一种L波段的锁相环频率合成器.采用集成芯片PE3236,分析了PE3236和频率合成器的特性,分析了电路结构,计算并确定了各个部件的参数,完成了硬件电路的设计.测试结果表明能够合成需要的频率,频率合成器环路工作稳定,并且可以根据需要改变频率,表明了设计的正确性.     

A 5 GHz LC-VCO frequency synthesizer for unlicensed band of WiMAX

This paper presents a low power and low phase noise CMOS integer-N frequency synthesizer based on the charge-pump Phase Locked Loop (PLL) topology. The frequency synthesizer can be used for IEEE 802.16 unlicensed band of WiMAX (World Interoperability for Microwave Access). The operation frequency of the proposed design is ranged from 5.13 to 5.22 GHz. The proposed Voltage-Controlled Oscillator (VCO) achieves low power consumption and low phase noise. The high speed divider is implemented by an optimal extended true single phase clock (E-TSPC) prescaler. It can achieve higher operating frequency and lower power consumption. A new frequency divider is also proposed to eliminate the hardware overhead of the S counter in the conventional programmable divider. The proposed frequency synthesizer consists of a phase-frequency detector (PFD), a charge pump, a low-pass loop filter, a VCO, and a frequency divider. The simulated phase noise of the proposed VCO is −121.6 dBc/Hz at 1 MHz offset from the carrier frequency. The proposed frequency synthesizer consumes 13.1 mW. The chip with an area of 1.048 × 1.076 mm² is fabricated in a TSMC 0.18 μm CMOS 1P6M technology process.     

用于无线卫星通信网络系统的抑噪分频频率综合器设计

为改善传统综合器在噪声影响下分频效果差的问题,设计了用于无线卫星通信网络系统的抑噪分频频率综合器。根据抑噪分频频率综合器总体架构,设计压控振荡器,并选用MAOC-114850芯片作为压控振荡器核心芯片,依据LC压控振荡器原理电路,将压控可变电抗元件插入输入频率原件中,控制输入控制电压和振动频率,通过改变电容器的充电速率,使产生的电流源在电压控制之内。选用MB506 直插/DIP8 超高频预分频器芯片作为预分频器的核心芯片,经过多次4分频操作定制数字电路。根据环路滤波器的片上集成设计要求,采用三阶无源环路滤波器,改善电阻与电容间的相位裕度,抑噪制声。增加控制模块,限定压控振荡器的最小振荡频率范围,根据晶振参考频率确定跳频间隔,并将结果保存到分频频率综合器中,由此完成抑噪分频频率综合器设计。实验结果表明,该综合器最高分频效率可达到98%,为无线卫星通信网络系统稳定运行提供保障     

机载收发信机锁相频率合成器的设计与实现

针对无人机机载设备体积小、重量轻、功耗小等要求,基于芯片ADF4360-3为机载数据终端的发射机与接收机设计了一种可设置上百个可变频点的锁相频率合成器。重点介绍了频率合成器的控制电路设计、环路滤波器的设计和仿真,以及变频程序算法的实现,并给出了主要算法的程序代码;分析了上电锁定错误的原因并提出有效的解决方法。通过无人机飞行试验验证:所设计的锁相频率合成器,性能稳定,具有很强的实用性,可推广应用于其他无线电测控系统的收发信机中。     

基于USB接口的在线可更新DDS频率合成器

本文介绍了一种使用带51核的USB芯片控制DDS芯片AD9852实现在线可更新频率合成器的方法;主要内容涉及频率合成器硬件、软件设计。频率合成器可输出0-100MHz精确的正弦信号,精度达Hz,该模块已成功应用于多个宽带接收机的信号处理面板。     

基于ADF4106的串行数字锁相频率合成的设计

介绍了锁相环路的工作原理,分析了低功耗宽带集成锁相环芯片ADF4106的工作特性,并介绍了一种利用单片机控制该芯片的低相位噪声频率合成器的设计方法,讨论了环路滤波器的设计,为高频频率合成器的设计提供了很好的思路.     

X波段小步进频率合成器的设计及实现

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。