共查询到10条相似文献,搜索用时 15 毫秒
1.
基于IHP 130 nm SiGe BiCMOS工艺,设计了一个由基于RC网络相移特性的polyphase移相器和差分时钟缓冲器组成的2 GHz四相时钟电路.因单阶polyphase带宽不足而设计了三阶polyphase级联提高带宽.采用HBT(heterojuntion bipolar transistor)差分时钟缓冲取代MOS(metal oxide semiconductor)单端时钟缓冲,实现更高时钟频率的同时,差分结构也能有效抑制流入采样电容的时钟信号馈通.各模块版图设计均采用高度对称结构来消除相位误差.仿真结果表明,差分输入2 GHz正弦波时,可输出4路相位相差90°方波时钟信号,时钟上升时间约15 ps,4路时钟相位误差小于2.2°,应用到4通道采样保持电路后可成功采样和保持8 GHz正弦输入信号. 相似文献
2.
3.
针对微弱电容信号的检测问题,提出了一种基于FPGA和数字解调的高精度微弱电容检测系统;通过硬件设计和软件设计,实现了由电源电路、C/V转换电路、FPGA电路、A/D转换电路等组成的高精度电容检测系统;阐述了利用载波调制进行微弱电容检测的原理和系统硬件电路的实现方案,并给出了基于cordic算法的载波生成、数字解调和AD采样控制在FPGA中的具体实现;实际运行表明,该检测系统的电容检测分辨率可达到5fF,具有精度高及抗干扰能力强等优点. 相似文献
4.
5.
设计了一种适用于高速CMOS图像传感器中积分器阵列的采样保持电路.在采样保持电路的保持路径中采用一种抑制衬底偏压效应的T型开关,取代传统的CMOS传输门开关,可以抑制衬底偏压效应带来的阈值变化,保证开关导通电阻的线性度,同时由于在开关设计中引入了T型结构,减少高速输入下寄生电容引入的信号馈通效应,可以实现更为优化的关断隔离.基于SMIC(中芯国际)0.13 μm标准CMOS工艺设计了一个适用于高速采样积分器阵列中的CMOS采样保持电路.Cadence Spectre仿真结果表明在输入信号达到奈奎斯特频率时,电路信噪失真比(SINAD)达到了85.5 dB, 无杂散动态范围 (SFDR)达到92.87 dB,而功耗仅为32.8 mW. 相似文献
6.
介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中.电路结构主要包含了增益自举运算放大电路和栅压自举开关电路.增益自举运算放大电路给采样,保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响.设计还采用了双采样技术,使采样,保持速率大大提高.设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证.本文设计的采样/保持电路可以适用于高速高精度流水线ADC中. 相似文献
7.
8.
9.
在分析Toshiba公司TCD1209D型CCD工作原理的基础上,分析了驱动时序的关系,详细介绍了驱动电路的设计和实现方法.用Verilog语言设计了TCD 1209D的驱动时序控制电路;选用CyclonelⅣ系列FPGA器件,使用QuartusⅡ软件对设计电路进行了功能仿真,实现了TCD1209D的高速时序驱动;在CycloneⅣ芯片平台上测试了TCD 1209D的实际输出信号.实验结果显示,CCD信号噪声较小,验证了所设计驱动电路的可行性,确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考. 相似文献
10.