采用部分增强型扫描提高跳变时延故障覆盖率的触发器选择方法

选择关键的常规扫描触发器进行置换是采用部分增强型扫描时延测试方法的核心问题.通过定义常规扫描触发器和未检测跳变时延故障的相关度的概念及其计算方法,提出一种触发器选择方法.首先找到被测电路中采用捕获加载方法不可测,但采用增强型扫描可测的跳变时延故障;然后依据常规扫描触发器与这些故障的相关度把少量关键的常规扫描触发器替换成为增强型扫描单元,从而有效地提高电路中跳变时延故障被检测的概率.实验结果表明,采用文中方法在可以接受的硬件开销下能有效地提高被测电路中的跳变时延故障覆盖率.     

用不同敏化方法提高超速测试的故障覆盖率

面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷。超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对每组分配一个合适的超速测试频率,再采用一种可快速、准确选择特定长度的路径选择方法来有效地提高测试质量。同时,文中首次通过优先选用单通路敏化标准对短通路进行检测,对关键通路有选择地进行非强健测试,相对采用单一的敏化方法,能以很小的时间代价提高含有小时延缺陷的结点的跳变时延故障覆盖率(TDF)。在ISCAS’89基准电路中对小时延缺陷的检测结果表明:用不同敏化方法进行测试产生,能在低的cpu时间里取得更高的跳变时延故障覆盖率。     

基于多分辨率分析的模拟电路故障诊断

针对模拟电路故障诊断问题,使用小波多分辨率分析的方法提取电路故障特征,以BP神经网络作为分类器,使用主元分析的方法降低特征维度,改善分类效果.仿真表明,将小波多分辨率分析的方法应用于模拟电路故障诊断是可行的和有效的.     

基于SAT的串扰时延故障测试

随着深亚微米技术的不断发展和芯片运行速率的不断提高,串扰噪声问题越来越严重,对串扰时延测试已成为一个迫切的问题。在组合电路的基础上,将SAT（布尔可满足性）方法引入到串扰引起的时延测试中,通过词法分析和语法分析直接提取Verilog（硬件描述语言）源码的形式模型,组合成CNF（合取范式）形式。并在非鲁棒测试条件下,激活串扰时延故障,约简CNF范式表达式,最终输入SAT求解器得到测试矢量。在标准电路 ISCAS’85上进行实验验证,结果表明：该算法对于串扰时延故障的测试矢量产生是有效的。     

线性直流电源电路的分步故障定位新方法

提出了一种分步实施故障定位的线性直流电源电路故障诊断新方法.该方法根据线性直流电源电路的特点,通过计算机模拟仿真,提取电路(系统)在各种故障状态下的电路特征,由这些特征处理得到分步实施的测试点和测试步骤,以实现故障定位.故障定位仿真实例说明:此方法故障测试点少且选择灵活,所需数据存储容量小,故障诊断准确率高,亦适用于有较多半导体器件的大中规模的模拟电路.     

降低时延测试功耗的有效方法

研究时延测试（应用）中的功耗问题，提出一种降低时延测试功耗的测试向量排序方法，该方法利用时延测试向量对之间的海明距离为测试向量对排序，实验研究表明，在不同降低时延故障覆盖率的前提下，测试功耗平均降低90％。     

一种可支持多种类型电路进行BIT的检测方法

机内测试（Built-in-Test, BIT）技术是机载计算机实现故障检测、故障处理及提高系统可靠性的重要技术。提出了一种可同时支持过压保护电路、频率检测电路、模拟量采集电路、离散量输出电路进行BIT的检测方法。实际应用证明使用该方法后，产品的故障覆盖率与检测正确率明显增长，可有效提高产品的可靠性和可维护性，进而降低产品维护成本。     

基于测量的时延故障诊断

与时延测试相比,时延故障诊断需要更精确的故障模型。该文提出了采用精确测量的时延模型和时延故障模型。在这种模型下,利用电路通路图的原理,得到与被测电路的拓扑结构有关的一个精简测试集。测试集的大小与电路的大小保持线性增长关系;其中的每一个测试对应于一条通路的单跳变敏化向量,将测试集中的单跳变敏化向量送入被测电路,可以用测试仪测量相应通路的延时,得到电路关于此测试集的时延故障症候。该文对时延故障症候提供     

基于RVM和相空间重构的模拟电路PHM研究

针对模拟电路健康管理的特点,提出了一种基于RVM的模拟电路故障诊断和预测方法。首先对模拟电路作蒙特卡罗分析得到输出频域响应,然后利用小波分解与重构方法提取模拟电路的故障特征,最后用相关向量机分别对电路进行了单一故障和双故障的诊断研究。接着,对电路进行参数分析,得到不同参数值下的输出响应,计算其与电路无故障标准响应的欧氏距离作为故障特征,并以此表征电路元件健康值,结合相空间重构方法,得到相关向量机的输入输出样本,随后训练学习并实现对各个时间点元件的健康值变化轨迹进行预测。仿真结果表明,该方法在小样本情况下,诊断和预测效果好,适用于健康管理中实时预测,具有较好的实用性。     

FPGA 时延故障检测技术研究磁

随着 FPGA 器件的应用越来越广泛,FPGA 的测试和故障诊断技术得到了广泛重视和研究。 FPGA 的时延故障是 FPGA 内部故障中非常重要的一类故障类型,主要包含器件内部逻辑资源时延故障和连线资源时延故障。论文通过分析 FPGA 的内部结构和时延故障特性,研究 FPGA 内部逻辑资源时延和连线资源时延故障检测方法。利用 Xilinx 公司Virtex‐Ⅱ系列 FPGA 完成时延故障检测方法验证,证明了 FPGA 时延故障检测的可实现性。     

Analysis of fault detection method based on predictive filter approach

Model-based methods are most popular in fault detection and have received consid-erable attention in the past two decades[1,2]. Based on them, many kinds of detection al-gorithms have been developed for fault detection and diagnosis[3,4]. Usually those algo-rithms are adaptive algorithms or have adaptive structures including neural networks and neuro-fuzzy networks. But the errors in the models may decrease the robustness of the methods and increase the false alarm rate. A real-time predictive…     

Statistical Fault Analysis

Statistical Fault Analysis, or Stafan, is proposed as an alternative to fault simulation of digital circuits. This method defines Controllabilities and observabilities of circuit nodes as probabilities estimated from signal statistics of fault-free simulation. Special Procedures deal with these quantities at fanout and feedback nodes. The computed probabilities are used to derive unbiased estimates of fault detection probabilities and overall fault coverage for the given set of input vectors. Among Stafan's advantages, fault coverage and the undetected fault data obtained for actual circuits are shown to agree within five percent of fault simulator results, yet CPU time and memory demands fall far short of those required in fault simulation. The Computational complexity added to a fault-free simulator by Stafan grows only linearly with the number of circuit nodes.     

Delay-fault diagnosis by critical-path tracing

A delay fault diagnosis process consisting of simulation of the fault-free circuit with a four-valued logic algebra and critical-path tracing from primary outputs to primary inputs is presented. An alternative to fault simulation, the method requires no delay-size-based fault models and considers only the fault-free circuit. A sensitivity analysis process for improving diagnosis accuracy is also presented     

模拟电路仿真与故障字典生成方法

针对模拟电路故障诊断需求，对模拟电路仿真和故障字典生成的实现方法进行了研究。首先，设计软件实现总体结构，从软件界面层、运行层、数据访问层、数据层等方面搭建过程中需要的电路知识管理、工程管理、电路仿真设置、仿真运行、故障字典生成和辅助故障诊断等功能框架；进而通过创建被测电路仿真原理图、新建仿真工程、仿真设置、故障注入等详细设计，实现被测电路的功能仿真和故障仿真；然后根据仿真结果，利用故障字典生成器生成所有故障模式下的整数编码故障字典；最终辅助诊断功能，验证故障字典是否可用。通过对演示板12个故障注入后的仿真数据做故障字典生成训练，并完成了对实测数据的故障定位，验证了该方法的可行性，为模拟电路故障诊断提供了实用的测试方法和手段，具有较好的实用价值。     

复杂混合信号SoC芯片的延迟测试

随着芯片集成度的持续提高以及制造工艺的不断进步,对测试覆盖率和产品良率的严格要求,需要研究新的测试方法和故障模型。基于扫描的快速延迟测试方法已经在深亚微米的片上系统（SoC）芯片中得到了广泛的使用。通过一款高性能复杂混合信号SoC芯片的延迟测试的成功应用,描述了从芯片对延迟测试的可复用的时钟产生逻辑的实现,到使用ATPG工具产生延迟图形,在相对较低的测试成本下,获得了很高的转换延迟和路径延迟故障覆盖率,满足了产品快速上市的要求。     

一种基于核密度估计的模拟电路故障诊断方法

为解决模拟电路中含有噪声等异常信息给支持向量机的最优分类面建立带来的困难,提出了一种基于核密度估计方法的模拟电路故障诊断新方法。首先提取电路的时域信号统计参数作为故障特征,然后运用核密度估计方法构造模糊隶属度函数,将该隶属度函数应用到模糊支持向量机上进行故障诊断。通过训练模糊支持向量机获得故障诊断模型,实现对电路单故障和多故障的诊断分类,能有效消除特征中噪声和野点的影响。将该方法应用于CSTV滤波电路进行仿真实验,结果表明该方法能突出不同故障的特性并正确有效地诊断出多故障类型,综合诊断正确率达到95%,为模拟电路故障诊断提供了新的技术途径。     

Pseudo-Random Test Generation for Large Combinational Circuits

In this paper,a simulation system of pseudo-random testing is described first to investigate thecharacteristics of pseudo-random testing.Several interesting experimental results are obtained.It isfound out that initial states of pseudo-random sequences have little effect on fault coverage.Fixedconnection between LFSR outputs and circuit inputs in which the number of LFSR stages m is less thanthe number of circuit inputs n leads to low fault coverage,and the fault coverage is reduced as mdecreases.The local unrandomness of pseudo-random sequences is exposed clearly.Generally,when anLFSR is employed as a pseudo-random generator,there are at least as many LFSR stages as circuitinputs.However,for large circuits under test with hundreds of inputs,there are drawbacks of using anLFSR with hundreds of stages.In the paper,a new design for a pseudo-random pattern generator isproposed in which m相似文献   

Transition Fault Simulation

Delay fault testing is becoming more important as VLSI chips become more complex. Components that are fragments of functions, such as those in gate-array designs, need a general model of a delay fault and a feasible method of generating test patterns and simulating the fault. The authors present such a model, called a transition fault, which when used with parallel-pattern, single-fault propagation, is an efficient way to simulate delay faults. The authors describe results from 10 benchmark designs and discuss add-ons to a stuck fault simulator to enable transition fault simulation. Their experiments show that delay fault simulation can be done of random patterns in less than 10% more time than needed for a stuck fault simulation.     

基于电流源激励的BP神经网络模拟电路故障诊断

针对传统故障字典法对模拟电路故障诊断时存在的缺陷提出了新的故障字典法;将电流源激励下二端口网络输入端和输出端的电压增益比作为故障特征信息,在此基础上先直流测试,后利用BP神经网络交流测试;该方法充分考虑了电路元件的容差,减轻了BP神经网络诊断故障的负担,提高了故障诊断的速度、准确率以及故障覆盖率;利用MATLAB和PSPICE工具对该方法进行实例仿真,结果表明其能够实现快速、准确的故障定位。