单跳变敏化

出于定量地测量被测通路的传输延迟的考虑 ,文中提出一种基于波形敏化的“单跳变敏化”的概念 ,对波形敏化与传统的通路敏化的区别 ,以及基于波形敏化的单跳变敏化的特点进行了分析 ,并利用带时间参数的测试产生系统 DTGWTP[7] 取得了单跳变敏化的实验结果 .利用单跳变敏化在目标通路的原始输出线上输出单跳变的特点 ,可以进行时延故障诊断 .实验数据表明 ,单跳变敏化的覆盖率远远高于单通路敏化的覆盖率 ,从而能够给时延故障诊断提供更多的有用信息     

用不同敏化方法提高超速测试的故障覆盖率

面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷。超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对每组分配一个合适的超速测试频率,再采用一种可快速、准确选择特定长度的路径选择方法来有效地提高测试质量。同时,文中首次通过优先选用单通路敏化标准对短通路进行检测,对关键通路有选择地进行非强健测试,相对采用单一的敏化方法,能以很小的时间代价提高含有小时延缺陷的结点的跳变时延故障覆盖率(TDF)。在ISCAS’89基准电路中对小时延缺陷的检测结果表明:用不同敏化方法进行测试产生,能在低的cpu时间里取得更高的跳变时延故障覆盖率。     

基于MAF模型的串扰时延故障的测试矢量生成

随着深亚微米技术,串扰噪声问题越来越严重。利用MAF模型的基本思想,探讨了一种串扰时延最大化算法,并且利用被修改的FAN算法,生成测试矢量。对于一条敏化通路,利用被修改的FAN算法适当地激活相应的攻击线和受害线,使电路在最恶劣情况下引起最大通路时延,从而实现更有效的时延测试。在标准电路ISCAS’85上进行实验验证,结果表明:该算法对于多攻击线的串扰时延故障的测试矢量产生是有效的。     

面向串扰时延效应的时序分析方法及在集成电路测试中的应用

随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一种基于通路的考虑多串扰引起的时延效应的静态时序分析方法,该方法通过同时考虑临界通路及为其所有相关侵略线传播信号的子通路来分析多串扰耦合效应.该方法引入了新的数据结构"跳变图"来记录所有可能的信号跳变时间,能够精确地找到潜在的串扰噪声源,并在考虑串扰时延的情况下有效找到临界通路及引起其最大串扰减速效应的侵略子通路集.这种方法可以通过控制跳变图中时间槽的大小来平衡计算精度和运行时间.最后,文中介绍了在基于精确源串扰通路时延故障模型的测试技术中,该静态时序分析方法在耦合线对选择和故障敏化中的应用.针对ISCAS89电路的实验结果显示,文中提出的技术能够适应于大电路的串扰效应分析和测试,并且具有可接受的运行时间.     

针对串扰引起的时延故障的测试产生

串扰的出现可能会导致电路出现逻辑错误和时延故障．因此，超深亚微米工艺下，在设计验证、测试阶段需要对串扰问题给予认真对待．由于电路中较长的通路具有较短的松弛时间，因此容易因为串扰问题产生时延故障．针对这类故障给出了一个考虑较长通路上串扰现象的时延故障测试产生算法，该算法采用了波形敏化技术．实验结果表明，采用文中的技术可以对一定规模的电路的串扰时延故障进行测试产生．     

一种新的基于固定型故障的通路时延故障可测试性分类方法

在数字电路的时延测试、时序分析和时序优化中都会用到不可测通路时延故障的识别。本文通过简单的变换将原电路展开，然后对原电路里的伪时序通路(false timing paths)和展开后的电路里的冗余固定型故障建立一种很强的关系。已经证明过通路时延故障测试是时延测试里最精确的形式。     

基于多扫描链的内建自测试技术中的测试向量生成

针对基于多扫描链的内建自测试技术,提出了一种测试向量生存方法。该方法用一个线性反馈移位寄存器（LFSR）作为伪随机测试向量生成器,同时给所有扫描链输入测试向量,并通过构造具有最小相关度的多扫描链克服扫描链间的相关性对故障覆盖率的影响。此外该方法经过模拟确定难测故障集,并针对这外难测故障集利用ATPG生成最小确定性测试向量集。最后丙依据得到的最小测试向量集来设计位改变逻辑电路,利用们改变逻辑电路控制改变扫描链上特定的值来实现对难测故障的检测,从而实现被测电路和故障完全检测。     

基于多故障模型的并发测试生成方法

精简测试向量集是解决电路测试问题的一种行之有效的方法。针对故障电路,采用多故障模型方法可以简化有多个单故障的电路,且保持电路功能完整。论文在结构分析的基础上,利用多故障模型寻找故障集中的并发故障,建立并发关系图,并运用分团的思想对故障集中的并发故障进一步划分,以获得故障集的并发测试集。与传统的方法相比,并发测试生成将获得更加精简的测试向量集。     

一种高效的小时延故障模拟方法

随着集成电路工艺尺寸不断缩小,电路规模不断增大,要得到很高的小时延故障覆盖率所需的测试向量越来越多,致使小时延故障模拟成本越来越高.为了降低模拟成本,提出一个高效的小时延故障模拟器.模拟方法中引入新的波形表达方式,按电路结构的拓扑顺序进行分级模拟,最后可得到每个故障的检测区间,并且应用时延故障概率分布来计算故障覆盖率.实验结果表明,此方法能大幅降低模拟时间和内存消耗.     

减少自反馈测试硬件代价的两种方法

由被测电路自己施加测试向量的内建自测试方法把被测电路视为一种可利用的资源,而不仅仅是被测试的对象.通过将被测电路内部一些节点"反馈"连接到电路的输入端,被测电路可以在由外部加载初始测试向量之后,利用反馈顺序地产生并加载一组测试向量.对这种技术中的分组方法和反馈节点选取方法进行了改进,提出一种附加信息矩阵的面向多个特殊有向图的深度优先公共路径搜索方法和一种贪婪式反馈节点选取方法.对ISCAS85电路和MinTest测试集的仿真实验结果表明,这些方法可以有效减少硬件代价,并提高故障效率.     

基于双向LSTM的气动回路故障诊断方法研究

论文提出一种基于双向LSTM的气动回路故障诊断方法,使用AMESim软件建立某生产线的气动回路仿真模型,模拟气动回路的单重故障和多重故障,记录仿真数据,制作该气动回路的故障诊断数据集,在Matlab环境下建立双向LSTM网络架构进行气动回路故障诊断实验与分析,结果表明双向LSTM模型在多重故障识别的正确率高于LSTM模型以及传统的诊断方法。     

基于仿真的电路板级故障诊断测试方法

针对某雷达定时器板的电路特点,提出了一种基于仿真的电路板级故障诊断测试方法。首先,利用pspice对被测电路进行功能模型建模和故障模型建模,根据功能模型构建电路仿真原理图进行功能仿真,进而利用故障模型做故障注入进行故障仿真,仿真结束获取功能仿真和故障仿真数据,通过小波分析的方法提取仿真数据的特征,包括能量分布特征提取、极值特征提取和熵特征提取,并做测试节点优化删除冗余数据,最后通过概念格的方法对特征数据做训练,生成应用于被测对象的故障诊断模型。通过获取的故障诊断模型对诊断数据进行故障推理,验证了测试方法的可行性。     

带时间参数的测试产生

进延测试对于高速集成电路非常重要。本文介绍一个带时间参烽的时延测试产生系统。该系统使用一个时刻逻辑值来表示一个波形,并将输入波形限制为只有唯一的一个输入在０时刻有跳变,其它输入为稳定的０或１,从而实现了波形敏化条件下的时延测试产生,与以往的不考察时间因素的时延测试产生系统相比,带时间参烽的测试产生提高了故障覆盖率,并且更接近于电路的实际。     

An analytical delay model

Delay consideration has been a major issue in design and test of high performance digital circuits.The assumption of input signal change occurring only when all internal nodes are stable restricts the increas of clock frequency.It is no longer true for wave pipelining circuits.However,previous logical delay models are based on the assumption.In addition,the stable time of a robust delay test generally depends on the longest sensitizable path delay.Thus,a new delay model is desirable.This paper explores th necessity first.Then,Boolean process to analytically describe the logical and timing behavior of a digital circuit is reviewed.The concept of sensitization is redefined precisely in this paper.Based on the new concept of sensitization,an analytical delay model is introduced.As a result,many untestable delay faults under the logical delay model can be tested if the output waveforms can be sampled at more time points.The longest sensitizable path length is computed for circuit design and delay test.     

利用门限进行电路故障诊断

如何设定故障门限对电路故障诊断结果影响很大。简述了电路故障诊断基本概念 ,重点介绍了如何利用故障门限进行电路故障检测和故障隔离。介绍了如何通过电路仿真分析来设置故障门限 ,并结合实例进行了具体分析     

基于节点导纳矩阵的模拟电路故障诊断

针对模拟电路故障诊断中的容差问题,提出了基于节点导纳矩阵(NAM)的模拟电路故障诊断方法;该方法以NAM为基础,提取被测电路(CUT)的故障特征向量;测试前,用仿真的方法生成被测电路中某一故障对应的故障样本子集,所有类别的故障样本子集构成故障样本集;测试时,测量被测电路的故障特征向量,并根据其与故障样本集中样本的相似性来判断电路发生的故障类型;由于电路的NAM对元件容差不敏感,所以可以很好地克服模拟电路故障诊断中的容差问题;实验结果证明了该方法的有效性。     

基于扇出源单故障传播的平行码临界路径跟踪故障模拟

本文提出了一种快速的组合电路故障模拟方法──基于扇出源单故障传播的平行码临界路径跟踪法．临界路径跟踪法是一种十分快速的、但近似的组合电路故障模拟方法，将其同平行码故障模拟结合起来，其效率被进一步成倍地提高．为使其成为一个完全的算法，对每个非停止线扇出源故障，我们采用了平行码单故障传播法．同时，为加快其速度，本文提出了若干加速技术，用于故障模拟的各个部分．例如，事件驱动、多级活动事件栈、测试码标记向量、扩大的停止线以及平行处理时的捕获线概念等等．本算法已用Ｃ语言在ＳＵＮ４／ＳＰＡＲＣＳＬＣ上实现，文中给出了ＩＳＣＡＳ’８５的１０个组合电路的实验结果．     

基于随机森林模型的输电线路故障检测系统研究

针对输电线路故障传统诊断方法抗干扰能力差的现状,利用随机森林模型在预测和分类工程领域的独特优势,提出了一种基于随机森林模型的输电线路故障诊断方法,故障类型诊断的特征量采用小波变换提取的故障电流暂态能量和故障状态下各相电流突变量比例系数。通过基于PSCAD/EMTDC的仿真对比试验验证了本方法在不同故障时刻、不同过渡电阻和不同故障位置下输电线路故障诊断的有效性和优越性。本方法具有更好的故障诊断准确率和适应性,可为不同情况下的输电线路故障检测提供有效的借鉴和技术指导。     

Generating tests for delay faults in nonscan circuits

A delay test method that allows any sequential-circuit test generation program to produce path delay tests for nonscan circuits is presented. Using this method, a given path is tested by augmenting the netlist model of the circuit with a logic block, in which testing for a certain single stuck-at fault is equivalent to testing for a path delay fault. The test sequence for the stuck-at fault performs all the necessary delay fault test functions: initialization, path activation, and fault propagation. Results on benchmarks are presented for nonscan and scan/hold modes of testing